[2018.1][ih][site] - Google Drive


1	Informações da Disciplina
2	Professor	Victor Medeiros
3	Email	victor[dot]wanderley[at]ufrpe[dot]br
4	Código da disciplina	06246
5	Carga Horária	60 hrs
6	Nível	Graduação
7	Semestre	2018.1
8	Horário	Segundas e Quartas das 8h às 10h
9	Local	CEAGRI II - Lab 35
10	Bibliografia	Ver plano de ensino
11	Notas de aula	Acesse através dos links no cronograma
12	Comunicação	Canal de comunicação no WhatsApp
13	Avisos
14	18/04/2018	início das aulas
15


1		DATA	CONTEÚDO	CÓDIGO DE CORES:
2	1	18/04/2018	apresentação da disciplina e revisão (operadores lógicos e bases numéricas)		aulas teóricas
3	2	23/04/2018	histórico, terminologia e arquiteturas		avaliações parciais
4	3	25/04/2018	histórico, terminologia e arquiteturas		aulas práticas
5	4	02/05/2018	linguagem de máquina MIPS - formato R		aulas de projeto
6	5	07/05/2018	linguagem de máquina MIPS - formato I e J		avaliações finais
7	6	09/05/2018	prática de linguagem de máquina		MATERIAIS ÚTEIS:
8	7	14/05/2018	aritmética computacional	M1	simulador mips (mars 4.5)
9	8	16/05/2018	medindo o desempenho da CPU	M2	respostas prática de linguagem de máquina
10	9	21/05/2018	exercícios sobre desempenho da CPU	M3	multiplicação e divisão binária
11	10	23/05/2018	avaliação parcial	M4	resposta do exercício de cache feito em sala
12	11	04/06/2018	implementação da CPU: arquitetura monociclo	M5	arduino IDE
13	12	06/06/2018	implementação da CPU: arquitetura multiciclo (caminho de dados)	M6	código-fonte de exemplo - máquina de estado LEDS
14	13	11/06/2018	implementação da CPU: arquitetura multiciclo (controle)	M7	código de exemplo para o projeto
15	14	13/06/2018	primeira va: prova	M9	memória cache: exercícios
16	15	18/06/2018	implementação da CPU: arquitetura em pipeline	M10	código de exemplo: "fsm-debounce"
17	16	20/06/2018	implementação da CPU: arquitetura em pipeline e exercícios	M11	syscall.asm
18	17	25/06/2018	hierarquia de memória		EQUIPES
19	18	27/06/2018	memória cache e exercícios	E1	Alimentador de PETs
20	-	02/07/2018	aula suspensa jogo do brasil	E2	HUB IR v2
21	19	04/07/2018	exercícios cache	E3	Sistema de monitoramento de caixas d'água
22	20	09/07/2018	programação de sistemas embarcados com a plataforma arduino	E4	Monitoramento de movimento animal
23	21	11/07/2018	programação de sistemas embarcados com a plataforma arduino (sensores e comunicação)
24	22	18/07/2018	prática de programação de sistemas embarcados com a plataforma arduino
25	23	23/07/2018	desafio de projeto I (E2, E1, E3, E4)
26	24	25/07/2018	desafio de projeto II (E1, E2, E4, E3)
27	25	30/07/2018	desafio de projeto III (E4, E3, E1, E2)
28	26	01/08/2018	desafio de projeto IV (E3, E4, E2, E1)
29	27	06/08/2018	integração final do projeto
30	28	08/08/2018	integração final do projeto
31	29	13/08/2018	apresentação de projeto
32	30	20/08/2018	terceira va
33	31	27/08/2018	prova final


1	Livros
2	[DP2005]	PATTERSON, D. A.; HENNESSY, J. L. Organização e projeto de computadores: a interface hardware/software. Editora Campus, 3a edição, 2005.
3	[WS2010]	STALLINGS, W. Arquitetura e organização de computadores. Editora Prentice Hall Brasil, 8a edição, 2010.
4	[AT2007]	TANENBAUM, A. S. Organização estruturada de computadores. Editora Prentice Hall Brasil, 5a edição, 2007.
5	Assuntos	Leituras
6	Linguagem de máquina	[DP2005] pp. 36-78
7
8
9	Desempenho da CPU	[DP2005] pp. 182-196
10
11
12	Implementação da CPU	[DP2005] pp. 214-256
13
14
27	Artigos sobre VLC	Using Consumer LED Light Bulbs for Low-Cost Visible Light Communication Systems
28		LED-to-LED Visible Light Communication Networks
29		Visible Light Communication
30		An implementation of a visible light communication system based on LEDs
31		Visible light communication: applications, architecture, standardization and research challenges


1	Listas de exercícios opcionais
2	Conteúdo contemplado	Lista	Respostas
3	Conversão de bases numéricas	[lista01][bases_numericas].pdf
4	Linguagem de máquina	[lista02][linguagem_de_maquina].pdf	[lista02][linguagem_de_maquina][respostas].pdf
5	Desempenho da CPU	[lista03][desempenho].pdf	[lista03][desempenho][respostas].pdf
6	Implementação da CPU	[lista04][caminho_de_dados].pdf	[lista04][caminho_de_dados][respostas].pdf
7	Pipeline, Hieraquia de Memória, Cache e Periféricos	[lista05][pipeline-hierarquia-cache-perifericos]
8	Provas anteriores
9	Semestre	Unidade	PDFs
10	2017-1	1 VA	download
11


1	Equipe	Integrantes	Requisitos	Arquitetura do sistema	Repositório	Hardware Necessário

2	Alimentador de PETs	GENILTON CLEITON FRANCISCO DA SILVA	utilizar o Blynk como aplicativo de interface	diagrama de arquitetura	GitHub	NodeMCU, servo motor, shield de motor, sensor PIR
3		FRANCISCO QUEIROGA DA SILVA NETO	detectar presença do animal (contador)
4		MATHEUS PAULO DOS SANTOS DEMIRO	acionar motor em horários predeterminados
5	HUB IR v2	MARIA ISABEL COSTA SANTIAGO	replicar projeto de Filipe Mei	diagrama de arquitetura	GitHub	NodeMCU, LEDs IR, sensor IR
6		VINICIUS JOSÉ PAES E SILVA	incorporar detecção de dispositivo através da API do irdb
7		PAMELLA LETICIA SILVA DE OLIVEIRA	Implementar aplicativo de controle de um dispositivo pelo Blynk
8	Sistema de monitoramento de caixas d'água	LUCIANO TRIGUEIRO DA COSTA	shield ethernet conectado ao arduino mega	diagrama de arquitetura	GitHub	Arduino Mega e shield Ethernet
9		NICOLLAS EDUARDO DE CARLO FURTADO BASTOS	leds conectados diretamente aos sensores
10		GABRIEL LOURENÇO DE MORAIS	blynk visualizando estado atual do sistema
11	Monitoramento de movimento animal	FILIPE LOURENCO OLIVEIRA LINS	estudar sobre acelerômetros	diagrama de arquitetura	GitHub	NodeMCU e acelerômetro
12		KEYSON RAPHAEL ACIOLI DA CONCEICAO	estudar sobre detectação de movimento com acelerômetro
13		FERNANDO ANTONIO DIEGO MARINHO DA SILVA