ABCDEFGHIJKLMNOPQRSTUVWXYZ
1
Группа Номера билетовВопросы от СкаковаОтветыГУГЛ ДОК СО ВСЕМ
2
Ильин Игорь(зачет)М313516.01 11:001.1, 2.31) Нарисовать триггеры. 2) Что выполняется на каждой стадии MIPS конвейера на примерах команд JMP, LD, SUB
3
Дроздов Глеб(зачёт)М313516.01 13:001.1 2.31)Нарисовать тригеры, сумматор + битовый счётчик. 2) Mips конвейер. Все стадии+ пример
4
A3=М313614.01 15:001.4 2.51) ассоциативность 2) пример работы со VLIW1) полная+1+рассказал не до конца 2) Не забываем про NOP'ы в конце
5
Федер Евгений(зачет)М313612.01 11:001.3 2.41) какие хазарды есть в данном коде
2) что тамкое NUMA
3) отличие SDRAM BEDO и DDR		1) на ходу можно понять
2) я хз что скаков хотел услышать, я пытался сказать что у каждого проца есть своя память, а потом про то что от каждого проца обращение до память произодится одинаково(один время). Он не принял
3) в гугл доке все есть

6
Шостина Анастасия(зачет)М313612.01 11:001.5 2.61)Зачем нужны протоколы когерентности? Как обойтись без них?
2)Чем отличается многоядерность от многопроцессорности?
3)Зачем нужны многопотоковые процессоры?
7
Шушарин Дмитрий(зачёт)М313714.01 11.001.2, 2.41) Непонятно почему, но: я нарисовал статическую ячейку.
Он такой тип че-ита(про инвертор).Я нарисовал инвертор он такой ок
(на каких конкретно не сказал, я нарисвал на полевых зашло).
2) Привести пример raw хазарда + решение, контрол + решение		все есть в доке, этого достаточно(по крайней мере ему хватило)
8
Жевтяк Нина (зачёт)М313714.01 12:001.5 2.61) Как получить О, когда пустой кэш
2) Что такое Hyper-threading? Чем отличается ядро с HT от ядра без него.
3) Что такое потоковый процессор? Почему мы используем их в видеокарте,
а в обычном процессоре почти нет?
9
Ионов Дмитрий (зачёт)М313714.01 13:001.3 2.21)При каких улучшениях RAM улучшалась скорость передачи?
Зачем закрываем строку?
2)Что такое ISA, что стало лучше после её изобретения?
Доп: Пример конфликта WaR
1)Почти во всех, но главное что при переходе из SDRAM к DDR
Рассказал про то как работает динамическая память(конденсаторы, буфер и тп)
2)не ответил
Доп: есть на гуглдоке
10
Кравченко Александр(зачет)М313714.01 16:001.1 2.21)нарисовать полный суматор, нарисовать rs тригер на | и &, нарисовать и не на полевых транзисторах 2) что такое Isa? для чего она? как она определяется? 1) все схемы есть в доках 2) выше 👆 есть ответ
11
Звягинцева Дарья(зачёт)М313812.01 11.001.6 Диски, flash, raid
2.1 фон нейман		1) Что такое сектор. Почему мы используем именно секторы, а не доступ к каждому биту1) минимальная порция данных, к которой мы можем обращаться
я не очень уверена, но ответила что-то типа помимо данных, в секторе хранятся также служебные данные )типа номер сектора) и коды ошибок
12
Угай Янис(зачет)М313814.01 13.001.2 2.1преимущества, недостатки динамической и статической ячеек памяти. Нарисовал НЕ транзисторами. Какая архитектура выполняется не последовательно? И по аналогу на каждый принцип, просил назвать плюсы,минусынарисовал ячейки. нарисовал НЕ(есть в доке). Все остальное рассказа по доку, возможно, что-то придумал на ходу, но не помню что. Если, что он скажет, что ты не прав, если объяснишь почему не прав, то простит.
13
Бин Дарья (зачёт)М313814.01 14.001.6 2.21) сравнение винчестера и SSD; отличие RAID 5
2) что такое ISA
14
Лев Довжик(зачёт)М313912.01 13:001)Привести пример WaR конфликта на MIPS
2)Как заработать состояние Owned(изначально кэши пусты)?		1) Такого не может быть так блок записи стоит в конце
2) -Первый кэш запрашивает линию из оперативки
-Получает её в состоянии Е
-Изменяет, переводя в сотояние М
-Второй кэш просит эту же линию
-Первый кэш отдаёт её эту линию и переводит у себя её в О
-Второй кэш получает её в состоянии S
15
Брильянтов Вадим (зачет)М313912е, 12-00 1.5, 2.11) просто все принципы Фон Неймана
2) Расскажи про состояние "E" в MESI		1) важно, что 2я система противопоставлена 10й
2) важно в принципах программного управления сделать акцент на том, что речь идет об УНИВЕРСАЛЬНОМ исполнителе
3) про MESI там важно просто сказать, что E - это точно E, а S - это возможно S, а возможно E
16
Козлов Кирилл (зачёт)М313914.01 13:001.4
2.6		1) Какие режимы записи есть у кэша (сравнить)
2) Для чего нужен HT
3) Что надо аппаратно допилить, чтобы из не HT ядра получить HT		1) Write through и write back
2) Чтобы дозагрузить простаивающие конвейеры
3) Добавить ещё один регистр IP, удвоить кол-во аппаратных регистров,
усложнить scheduler для того, чтобы он понимал какая команда из какого треда
17
Чекашев Антон(зачет)М31391.4 2.61)Что такое кэш?
Какого порядка его размеры?
2)Что такое потоковый процессор?
В чем его принципиальное отличие от процессора общего назначения?
Пример потокового процессора.
Что будет, если пытаться использовать его, как обычный процессор?
18

Петровский Александр(нет)		М313914.01 16:00 2.2 1.41) Рассказать что определяет ISA и примеры, если можно для каждого знать (особенно для I/O и исключения), зачем она. 2) Когда кэши дают проигрыш и почему плохой 1-ассоциативный кэш1) Все норм, но приципился к I/O 2) По сути тоже все норм, но запутал комбинацией вопросов: -Когда дает кэщ проигрыш? -Рандом, например. - Нет. Так, почему плохо с 1-ассоциативный кэш...
19
Наумов Стас (зачет)М313914.01 12:00:001.3 2.41) основные характеристики оперативки 2) как изменялась и что влияет на скорость передачи 3) где возникает WAR хазард, привести пример как его решает суперскаляр 4) сравнить 2 одинаковые оперативки с разными таймингами CL TRCD1) док 2) рассказать про ddr1, рассказать про внешнюю шину передачи данных, Тут просто поговорил как она менялась 3) док 4) док
20
Глезденев Александр(зачет)М313912.01 14:001.1 2.31) написать пример когда не работает JK с инветтором синхронизации у 1ого Rs 2) что получается на выходе каждой стадии конвейера 1) в гуглодоке есть 2) ну аккуратно посмотреть ничего не забыть (Михаил Путилин все написал)
21
Головин Павел (зачёт)M313612.01 14.001.3 виды памяти
2.5 		1) Многобанковость, шина увеличена до 64, но саме главное - синхронайз модуля памяти и контролера памяти.
2) Упеличена скорость передачи, но уменьшена скрость доступа.В потоковых проца это не главное
3) Суперскаляр, из-за осбратной совместимости.
22
Макеев Петр(зачет)M313614.01 11:001.6 2.2Зачем начали разрабатывать многопроцессорные системы? Для чего нужна ISA? +пару x86 комманд ему назвал. (Де-факто 1.6 не рассказывал)(выше не видел) Под однопроцессорные проще разрабатывать софт, но уперлись в потолок энергопотребления. В многопроцессорной системе можно снизить тактовую частоту и все равно добиться повышения производительности. ISA сверху была.
23
Анвер Хусаинов(зачёт)M313812.01 11:001.4. Кэш-память
2.5. Суперскаляр и VLIW		1) Зачем нужен кэш; типичные размеры кэшей разных уровней
2) Сравнить суперскаляр и VLIW		1) Для ускорения общения процессора и памяти
L1 -- 32 кБ, L2 -- 512 кБ, L3 -- 8 МБ
2) На суперскаляре более плотный код, так как шедулер уже сам оптимайзит, а VLIW получает код от компилятора, который закидывает NOP'ы прямо в код. Что играет роль для памяти, хранящей команды (на кэше 1 уровня мало места)
VLIW проще
Планировщик имеет больше инфы, чем компилятор (например, о кэш-промахах), что позволяет ему раскидывать код пооптимальнее на конвейеры.
Самое важное: для VLIW нет стабильной ISA. Поменяли количество линий - весь старый код на помойку.
24
Кокорин Илья(зачёт)M313812.01 14:001.4 - Кэш
2.6 - SMT		1) Что такое ассоциативность? Рассказать про типичные ассоциативности,
адрессацию в них, преимущества и недостатки
2) Когда мы получаем преимущество при использовании SMT?		1) Есть в доке, не вижу смысла повторять
2) Если тредов больше чем физических ядер и физические ядра не полностью забиты
25
Пережогин Никита (зачет)M313814.01.17 11:001.5 2.11) Принципы Фон Неймана. Почему двоичная запись( первые машины были 10-ные).
2) Процессор хочет записать в памяти строку : MESI (все случаи) и MOESI (мы попали в О)		Магия с е. В доке все есть. (да ну? раал он просил это доказать?)(надо просто сказать про соотношение железа к получаемой пользе от него , а это лучше всего когда е, ближе 3 но проще реализовать 2) мы можем построить железку которая будет работать с десятичной системой исчисления , но за аналогичные ресурсы мы можем сделать двоичную железку которая будет делать больше. Второй вопрос полностью есть в доке.
26
Никита Михайлов(зачёт)M313912.01 11:001.1 Триггеры
2.2 ISA		1.1) Как выглядит RS
Что будет, если хотим сделать RS на AND, а не на OR
2.2) Зачем придумали ISA? Чем она лучше чем то, что было до неё?
Что определяет ISA?		1.1) Схемка есть в доке, если поменять OR на AND, то у RS входы будут инвертированы и, видимо, поменяются местами. (нарисуйте схемку, посмотрите)

2.2) ISA - это спецификаия процессора для программиста. Можно поменять внутреннее устройство (микроархитектуру) и не изменить ISA, тогда код не нужно будет менять.
1) разрядность адреса
2) кол-во регистров
3) операции
4) типы данных и операции с ними
5) Input / Output (Внешние устройства)
6) Внутренняя архитектура (стэковая, reg-mem, reg-reg, ...)
7) Способы обращения к памяти ([32bit const], [Reg + 16bit const], ...)
8) Обработка исключений
27
Абрамов Артём(зачёт)M313912.01 13:001.1, 2.61.1)Нарисовать полный сумматор
RS-триггер на И-НЕ
2.6)Необходимые условия для работы HT
Какой планировщик больше всего выигрывает от HT
1.4)Можно ли придумать такое устройства КЭШа, для которого не нужны протаколы когерентности
1.5)Как при чистом КЭШе и MESIF получить КЭШ-линию F		1.1)Всё есть либо в дискре, либо в доке
2.6) Первое в доке. Второе, выигрывает InO/InO так как с двух трэдов можно найти больше последовательных и независимых команд, чем с одного
1.4)Просто одно ядро и несколько уровней КЭШа, главное чтобы небыло параллельных уровней
1.5)-Сначала считываем линию, она становится E
-потром в другом КЭШе спрашиваем ту же информацию, тогда к нему она приходит в состоянии F, а в первом КЭШе превращается в S
28
Путилин Михаил (зачёт)M313914.01 13:001.4 2.31) Что такое ассоциативность? 2) Что делает каждая стадия MIPS? 1) goto гуглодок 2) ну там аккуратно надо всё сказать. id передаёт дальше код операции, номер регистра назначения и значения из регистров-аргументов. Код операции проходит передаётся до самого WB, так как, например, WB надо знать, должна ли эта операция что-то писать в регистр
29
Беликов Дмитрий(зачет)M313914.01 16:001.1,2.5Триггеры: Зачем нужна синхронизация? 2.5) Привести программу для VLIW и суперскаляра, которая считает сумму чисел в восьми регистрах1.1) Скаков хотел услышать, что при переключении из одного состояния в другое, триггер( или любое другое устройство с синхронизацией) будет находиться в промежуточном состоянии и выполнять какие-либо действия. Например, если если есть транзисторное "XOR", то при переключении из 1-1 в 0-0 будет получено промежуточное состояние 1-0 с результатом 1. Результат куда-то подастся и будет плохо ведь результат при таком переходе всегда должен быть 0 2.5) Нужно построить дерево сложений(то есть начальные регистры в листьях, мы хотим получить корень). Самое главное, что хотел увидеть Скаков(наверное) - это то, что VLIW медленнее из-за того, что он ждет, пока завершится вся пачка, а суперскаляр кидает команды по готовности. Или хотел увидеть расстановку NOP-ов во VLIW
30
Байдюк Вадим(зачет)М313716.01 17:001.5 2.11)Спросил в чем смысл форварда в MESIF. В чем принципиальные различия в поведении овнеда и модифайд в MOESI.2) Просто попросил назвать принципы Фон-Неймана и альтернативы к каждому, предирался ко всем, к чему только можно было.
1) Сказал, что форвард позволяет лишний раз не обращаться в память. Тип мы могли бы вмечто того чтобы идти в память, попросить данные у шереда, но у шереда мы просить не можем(на этом месте Скаков сказал, что можем оо), т.к. их много и если каждый даст данные, то у нас на шину сразу много данных придет и это ни оч. Так вот нужно обозначить главного, кто будет делиться данными, это и есть форвард, в этом и состоит плюс, что в случае когда делаем запрос в инвалида, но где-то есть форвард, он нам даст данные и нам не придется идти в рам как раньше. (я хз вроде все верно сказал, но по его лицу ничего не понятно было). Про овнед чутка подумал и сказал, что принципиальное их различие при обновлении данных. Тип модифайд просто обновили, а если обновить овнед, то его переводим в состо модифайд, а ГЛАВНОЕ всем овнедам говорим стать инвалидами. Скаков подчеркунл, что это единственное различие, ответ на этот вопрос его точно удовлетворил.                                                                                                                                       2) Принципы фон-Нефмана рили какая-то лотерея, хз в принципе как сдавать. Ему сразу в моем ответе не понравилось почти все. Пройдемя по всем приципам. 1.Оказывает под альтернативой понимается ОБЯЗАТЕЛЬНО то, КАК НЕ НАДО делать, а не просто что-то иное. Я хотел сказать, что троичная и десятичная - альтернатива, но как только сказал троичная, он: НЕЕЕЕЕЕЕТ, ты не понимаешь. Потом он все же выслушал. 2. Тут он обязательно хочет услышать, что железка с программным управлением УНИВЕРСАЛЬНА, что ее можно тыкнуть куда угодно, написав соответствующую прогу, в то время как железка с аппаратным управлением выпускается хоть и массово, но для решения конкретных задач и пихнуть куда угодно просто так ее не получится(придется железо менять). 3. В адрессности сказал, что у каждой ячейки есть свой фиксированный адресс и что мы умеем обращаться за о(1). В причем сказал примерно как в доке написано. Он говорит, что я что-то упустил важное, хз.{мб он хотел услышать ЕДИНСТВЕННЫЙ?} 5. Попросил назвать принцип и как относительно реального мира. Я назвал принцип и сказал, что процессоры его не предерживаются, что есть вливы суперскаляры, многоядерный и многопотоковые процессоры, а так же многопроцессорные системы, которые распараллеливают все, что можно для ускорения выполнения. На что он ответил: НЕЕЕЕЕЕЕЕЕЕЕТ, ты не понимаешь. Оказывается он хотел услышать про то, что реально в результат мы все равно получаем последовательно, как только он начал говорить, я сразу перехватил его слова, объяснил. Но он сказал, что я сразу этого тип не понял. Хотя он нихера не объяснил что он хочет услышать.. Я думал он про процы.... 4. Сказал, что коды команд и данные хранятся вместе. ОН тип такой: В симыыыысле, что ввперемешку. Ну я такой: ну у нас и то, и то может лежать в любом месте памяти и канал связи общий.(про канал он покривился, я просто не оч выразился). Когда сказал про альтернативу(Гарвардскую Архиетктуру) он понял че я имел в виду и вроде это норм засчитал. Такие дела. 
31
Карлукова Марина (зачёт)M313625.01.17, 16:001.1; 2.31.1. Нарисовать сумматор. 2.3. В чём преимущество конвейерной архитектуры?
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100