ABCDEFGHIJKLMNOPQRSTUVWXYZAAABACAD
1
НаправлениеРазделТемаИнтерес (поставьте один плюс если тема интересна)Буду автором
(оставьте почту, телеграм)		@Уже доступноАвтор
2
Начинающим
3
Hello worldsСветодиды, светодиоды и еще светодиоды++++++++++
4
üGate level FPGA++++++++
5
n
6
7
VHDLС 0 до про++++++++ptr.moroz@gmail.com
8
9
10
VerilogС 0 до про+++++++++ptr.moroz@gmail.com
11
model3d@mail.ru
12
ПроектированиеСдвиговые регистры+++
13
Память++++
14
Контроллер SDRAM+++++++++++++
15
Умножители+++++++
16
Конечные автоматы+++++++++++++++++++++
17
констрейны++++++++++++++++++++++++++++++++++ageev.sia@yandex.ruОсновы статического временного анализа. Часть 1: Period Constraint.
Основы статического временного анализа. Часть 2.1: System Synchronous Input Delay Constraint.
18
19
Распараллеливание вычисленийСтруктурная организация вычислений++++++++++
20
Конвейеризация вычислений++++++++++
21
Макроконвейер и мультиконвейер+++++++++
22
Распараллеливание по итерациям+++++++++
23
Вложенный конвейер++++++++
24
25
Параллельное представление алгоритмов и структур данныхПоиск максимума или минимума+++++
26
Бинарный поиск+++++
27
Сортировка++++++
28
29
Цифровая арифметикаФиксированная точка++++++++++
30
Плавающая точка [IEEE-754]+++++++++
31
Схемы сумматоров, умножителей в задачах плавающей точки [IEEE-754]+++++++++++arsoc13@yandex.ru (@arsoc13)
32
имплементация FPU [IEEE-754] ++++
33
Posit арифметика+++
34
FPGA Jun
35
QsysКонечный автомат как avalon-MM master++++++pcbteach@yandex.ru
36
Модулярные сумматоры и умножители+petr.olibib@yandex.ru
37
Предложите раздел, добавив строку сверхуПредложите тему, добавив строку сверху
38
ЦОС
39
Пик-детектор +++@tikhonova_kseniia, kseniaatikhonova@gmail.com
40
ФильтрыКИХ+++++++++++++@tikhonova_kseniia, kseniaatikhonova@gmail.com
41
БИХ++++++++++++
42
БПФ+++++++++++++++++
43
OFDM+++++++++
44
SDR++++++++++
45
Корреляция+++++++++++++
46
DDS, CORDIC, Window functions?+++++++
47
SQRT на FPGA+++++
48
Логарифм без таблиц++@quato_a, quato.a@gmail.com
49
50
трюки и хитростиперенос частоты на -f_s/4++++
51
Обзор оптимальных алгоритмов ДПФ для разных длин выборок++++++
52
Решение неоднозначности скользяще усредняемой фазы++@quato_a, quato.a@gmail.com
53
Преобразование законов распределений случайных величин. Генераторы псевдослучайных чисел.+++
54
СверткиОдномерные, двумерные, через БПФ+++++
55
свертки для задач CV++
56
Нейронные сети на ПЛИС+++++model3d@mail.ru
57
МодемOFDM модем на коленке ++++
58
UltraWideBand на Zynq7020"+"
59
60
Предложите раздел, добавив строку сверхуПредложите тему, добавив строку сверху
61
Передача данных
62
ИнтерфейсыSPI++++++
63
1-Wire++
64
CAN++++++
65
I2C+++
66
UART+++
67
PCIe++++++++++++++++++++
68
Aurora+++
69
AVALON+++++++++++++@evgeniy_bolnov, daniil28.95@mail.ru +кто-то ещё
70
AHB++++
71
AXI++++++++++++++++++++@Xtyll
72
Ethernet+++++++++++++++++++++++
73
USB 3.0+++++++++++++++++arsoc13@yandex.ru (@arsoc13)
74
МКИО+++
75
ARINC+++
76
JESD204+++++vkashpurovich@mail.ru
(@AshhCatt)
77
AURORA++
78
UDP/TCP/IP Стек в FPGA+++++
79
P4/FPGA
80
Предложите раздел, добавив строку сверхуПредложите тему, добавив строку сверху
81
OpenSource
82
ИнструментыYosys++++++++++zlobec@gmail.com
83
Symbiflow++++
84
Litex (документация)/litex-hub+++++
85
Corsair (документация)+
86
Verilator+++
87
Buildroot+++
88
Предложите раздел, добавив строку сверхуПредложите тему, добавив строку сверху
89
Обзоры
90
Платы+@evgeniy_bolnov
91
Alveo
92
ЛитератураМой 10 топ книг по FPGA++++
93
Мой топ 10 ресурсов по FPGA+++++++
94
Мой топ ресурсов по алгоритмам распределенных вычислений.
Межпроцессное/межпроцессорное взаимодействие, lock-free алгоритмы, синхронизация		++++
95
Мой топ софта для разработки FPGA/Embedded (IDE, плагины к ним. Внешние инструменты дебаггинга типа openOCD и их его настройка, скрипты для автоматизации чего-то-там...e.t.c)+++++++
96
Предложите раздел, добавив строку сверхуПредложите тему, добавив строку сверху
97
Альтернативные HDL++magnolia@bk.ru
98
SpinalHDL++
99
Chisel++
100
MyHDL