1 of 101

THIẾT KẾ VI XỬ LÝ 16 BIT THEO KIẾN TRÚC TẬP LỆNH ĐƠN GIẢN

KHOA KĨ THUẬT MÁY TÍNH

LỚP CE118.Q17

Trường đại học Công Nghệ Thông Tin – ĐHQG Thành phố Hồ Chí Minh

Báo cáo đồ án cuối kì

Nhóm 5

1

LỚP …

www.9slide.vn

2 of 101

Nội dung trình bày:

2

30 May 2025

Các thành phần trong DATAPATH
Xử lý các tập lệnh
DATAPATH và kết quả
PIPELINE
Kết luận

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

3 of 101

1. Giới thiệu tổng quan về đề tài

3

15 December 2025

a. Lĩnh vực nghiên cứu:

Đề tài thuộc lĩnh vực Kiến trúc máy tính và Thiết kế luận lý số.
Cụ thể: Nghiên cứu và thiết kế phần cứng vi xử lý (CPU)

b. Vấn đề nghiên cứu:

Nghiên cứu và thiết kế một vi xử lý 16 bit với tập lệnh kiến trúc đơn giản, đảm bảo thực hiện đúng các phép toán số học, logic, điều khiển và truy cập bộ nhớ.
Áp dụng kỹ thuật pipeline nhằm nâng cao hiệu năng và nghiên cứu cách xử lý các xung đột dữ liệu và điều khiển phát sinh trong quá trình thực thi lệnh.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

4 of 101

2. Thông tin thành viên

4

15 December 2025

STT	Họ và tên	Nội dung đảm nhận	Mức độ hoàn thành
1	Trần Lê Minh Đạt	Thiết kế khối ALU, Pipeline	100%
2	Võ Thanh Toàn	Thiết kế Register File, Data memory, Pipeline	100%
3	Trịnh Nguyễn Hoàng Long	Thiết kế Datapath, hỗ trợ viết báo cáo & slide	100%
4	Võ Hồng Đức	Hỗ trợ thiết kế khối ALU, Viết báo cáo chính	100%
5	Trần Hoàng Trung Đức	Thiết kế JUMP	100%

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

5 of 101

2. Thông tin thành viên

5

15 December 2025

STT	Họ và tên	Nội dung đảm nhận	Mức độ hoàn thành
6	Ngô Tiến Đạt	Thiết kế Control Unit	100%
7	Trần Quang Nhất	Thiết kế Register File	100%
8	Nguyễn Thanh Hiếu	Thiết kế Register File, Hỗ trợ thiết kế Data Memory	100%
9	Nguyễn Đình Nhật Nguyên	Thiết kế Datapath, Thiết kế Slide chính	100%
10	Lê Hưng Phát	Thiết kế Control Unit	100%

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

6 of 101

3. Các thành phần trong Datapath

6

15 December 2025

Các thành phần trong đồ án bao gồm 5 khối chính:

ALU
Data Memory (32x16)
Control Unit
Register File (8x16)
Jump/Branch Control

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

7 of 101

3. Nội dung nghiên cứu

7

15 December 2025

Lưu đồ tập lệnh:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

8 of 101

3. Nội dung nghiên cứu

8

15 December 2025

Thiết kế tổng quan:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

9 of 101

3. Nội dung nghiên cứu

9

15 December 2025

Lưu đồ ASM mô tả mô hình thực thi lệnh qua các giai đoạn:

Execution

Instruction fetch & Decode

Register Access

Memory access

Write back to Register

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

10 of 101

3. Nội dung nghiên cứu

10

15 December 2025

3.1 ALU

Vai trò: Là trái tim của bộ vi xử lý, chịu trách nhiệm thực thi toàn bộ các phép toán số học và logic dựa trên tín hiệu điều khiển.

Đầu vào: Nhận dữ liệu từ hai thanh ghi nguồn - Source Registers (Rs1, Rs2) hoặc một thanh ghi và một hằng số (Imm - Immediate).

Đầu ra: Trả về kết quả tính toán (Result) và cờ trạng thái (Zero Flag) để phục vụ cho các lệnh rẽ nhánh.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

11 of 101

3. Nội dung nghiên cứu

11

15 December 2025

3.1 ALU

Mã chức năng	Các phép toán hỗ trợ
0000	add
0001	sub
0010	inc
0011	dec
0100	and
0101	or
0110	xor
0111	nand
1000	shfl
1001	shfr
1010	shll
1011	shrr
1100	slll
1101	srrr
1110	mul
1111	div

Tín hiệu điều khiển:

Tín hiệu ALUop (chọn chế độ)
Mã chức năng Funct (chọn phép toán cụ thể).

Nguyên tắc giải mã lệnh:

Trường hợp 1 (Lệnh RRR - Opcode 000): Tín hiệu ALUop được đặt là 10. Lúc này, ALU sẽ nhìn vào bit Funct trong lệnh để xác định phép toán cụ thể (Ví dụ: 0000 là add, 0100 là and).
Trường hợp 2 (Lệnh RRI/RI): Với các lệnh như addi, subi, lw, sw → ALUop sẽ có giá trị cụ thể (ví dụ: 00 cho addi, 01 cho subi) và ALU thực hiện ngay phép toán đó mà không cần quan tâm đến bit Funct.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

12 of 101

3. Nội dung nghiên cứu

12

15 December 2025

3.1 ALU

Các tập lệnh chính:

Tập Lệnh RRR:

Lệnh	Opcode	ALUop	Mã chức năng	Phép toán thực thi
add	000	10	0000	add
sub	000	10	0001	sub
inc	000	10	0010	inc
dec	000	10	0011	dec
and	000	10	0100	and
or	000	10	0101	or
xor	000	10	0110	xor
nand	000	10	0111	nand

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

13 of 101

3. Nội dung nghiên cứu

13

15 December 2025

3.1 ALU

Các tập lệnh chính:

Tập Lệnh RRR:

Lệnh	Opcode	ALUop	Mã chức năng	Phép toán thực thi
shfl	000	10	1000	shfl
shfr	000	10	1001	shfr
shll	000	10	1010	shll
shrr	000	10	1011	shrr
slll	000	10	1100	slll
srrr	000	10	1101	srrr
mul	000	10	1110	mul
div	000	10	1111	div

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

14 of 101

3. Nội dung nghiên cứu

14

15 December 2025

3.1 ALU

Các tập lệnh chính:

Tập Lệnh RRI & RI:

Lệnh	Opcode	ALUop	Mã chức năng	Phép toán thực thi
addi	001	00	0000	add
subi	010	01	0001	sub
lw	011	00	0000	-
sw	100	00	0000	-
beq	101	01	0001	sub (Rs1 - Rs2)
jpnz	110	01	0001	sub [Rs1 – (Rs2 ← 0)]
li	111	00	0000	add [Rs1 + (Imm ← 0)]

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

15 of 101

3. Nội dung nghiên cứu

15

15 December 2025

3.1 ALU

Các tập lệnh chính:

Tập Lệnh Extend:

Lệnh	Opcode	ALUop	Mã chức năng	Phép toán thực thi
nop	001	00	0000	add
not	000	10	0111	nand
jmp	101	01	0001	sub
mov	000	10	0100	and

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

16 of 101

3. Nội dung nghiên cứu

16

15 December 2025

3.1 ALU

Thiết kế Schematic của ALU:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

17 of 101

3. Nội dung nghiên cứu

17

15 December 2025

3.1 ALU

Schematic khối MUL:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

18 of 101

3. Nội dung nghiên cứu

18

15 December 2025

Schematic khối DIV:

3.1 ALU

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

19 of 101

3. Nội dung nghiên cứu

19

15 December 2025

3.2 Register Files

Định nghĩa: Là một khối bộ nhớ nhỏ nhưng có tốc độ truy xuất cực nhanh, nằm ngay bên trong vi xử lý.

Vai trò chính:

Lưu trữ tạm thời các toán hạng đầu vào cho ALU thực hiện tính toán.
Lưu trữ kết quả đầu ra từ ALU hoặc dữ liệu được đọc từ bộ nhớ (Memory) trước khi ghi lại vào các thanh ghi đích.
Là nơi ALU truy cập dữ liệu nhanh nhất, tốc độ cao hơn rất nhiều so với RAM (Data Memory).

Tổ chức phần cứng:

Gồm 8 thanh ghi đa năng.
Kích thước mỗi thanh ghi là 16-bit (độ rộng dữ liệu của vi xử lý).
Cấu trúc 3-port: Cho phép đọc 2 thanh ghi và ghi 1 thanh ghi trong cùng một chu kỳ xung nhịp.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

20 of 101

3. Nội dung nghiên cứu

20

15 December 2025

3.2 Register Files

Tại sao cần Register File?

Vấn đề về tốc độ
REGISTER FILE	DATA MEMORY
Dung lượng nhỏ, tốc độ truy xuất cực nhanh → Đáp ứng kịp thời tốc độ xử lý của ALU.	Dung lượng lớn, tốc độ truy xuất chậm. Gây "nút thắt cổ chai" nếu ALU truy xuất trực tiếp → Hiệu năng hệ thống giảm sút nghiêm trọng.

=> Kết luận: Register File là thành phần then chốt hiện thực hóa kiến trúc Load/Store, đảm bảo ALU hoạt động với hiệu suất tối đa.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

21 of 101

3. Nội dung nghiên cứu

21

15 December 2025

3.2 Register Files

Các tín hiệu giao tiếp:

Đọc (Read Ports): Nhận địa chỉ từ Rs1 và Rs2 để xuất giá trị dữ liệu ra 2 cổng Read Data 1 và Read Data 2 đưa vào ALU.
Ghi (Write Port): Nhận địa chỉ từ Rd - Destination Register và dữ liệu cần ghi từ Write Data.
Điều khiển: Tín hiệu RegWrite cho phép ghi dữ liệu vào thanh ghi đích tại cạnh lên của xung nhịp (Clock).

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

22 of 101

3. Nội dung nghiên cứu

22

15 December 2025

3.2 Register Files

Tập Lệnh RRR:

Lệnh	Meaning	Read Reg1	Read Reg2	Read Data1	Read Data2	Write Register	Write Data
add	Rd ← Rs1 + Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (Add)
sub	Rd ← Rs1 - Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (Sub)
inc	Rd ← Rs1 + 1	Rs1	_	Reg[Rs1]	_	Rd	ALU (Reg[Rs1] + 1)
dec	Rd ← Rs1 - 1	Rs1	_	Reg[Rs1]	_	Rd	ALU (Reg[Rs1] - 1)
and	Rd ← Rs1 & Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (AND)
or	Rd ← Rs1 \| Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (OR)
xor	Rd ← Rs1 ^ Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (XOR)
nand	Rd ← ~(Rs1 & Rs2)	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	ALU (NAND)
shfl	Rd ← Reg[Rs1] << 1 (logical shift left 1)	Rs1	_	Reg[Rs1]	_	Rd	Shifter (<< 1)

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

23 of 101

3. Nội dung nghiên cứu

23

15 December 2025

3.2 Register Files

Tập Lệnh RRR:

Lệnh	Meaning	Read Reg1	Read Reg2	Read Data1	Read Data2	Write Register	Write Data
shfr	Rd ← Reg[Rs1] >> 1 (logical shift right 1)	Rs1	_	Reg[Rs1]	_	Rd	Shifter (>> 1)
shll	Rd ← Reg[Rs1] << 2	Rs1	_	Reg[Rs1]	_	Rd	Shifter (<< 2)
shrr	Rd ← Reg[Rs1] >> 2	Rs1	_	Reg[Rs1]	_	Rd	Shifter (>> 2)
slll	Rd ← Reg[Rs1] << 3	Rs1	_	Reg[Rs1]	_	Rd	Shifter (<< 3)
srrr	Rd ← Reg[Rs1] >> 3	Rs1	_	Reg[Rs1]	_	Rd	Shifter (>> 3)
mul	Rd ← Rs1 * Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	Multiplier unit (ALU_mul)
div	Rd ← Rs1 ÷ Rs2	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	Rd	Divider unit (ALU_div)

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

24 of 101

3. Nội dung nghiên cứu

24

15 December 2025

3.2 Register Files

Tập Lệnh RRI:

Lệnh	Meaning	Read Reg1	Read Reg2	Read Data1	Read Data2	Write Register	Write Data
addi	Rd ← Rs1 + Imm	Rs1	–	Reg[Rs1]	–	Rd	ALU (Rs1 + Imm)
subi	Rd ← Rs1 − Imm	Rs1	–	Reg[Rs1]	–	Rd	ALU (Rs1 − Imm)
beq	Nếu Reg[Rs1] == Reg[Rs2] → PC ← PC + Imm	Rs1	Rs2	Reg[Rs1]	Reg[Rs2]	–	–

Tập Lệnh RI:

Lệnh	Meaning	Read Reg1	Read Reg2	Read Data1	Read Data2	Write Register	Write Data
lw	Rd ← Mem[Imm]	–	–	–	–	Rd	Memory
sw	Mem[Imm] ← Reg[Rd]	Rd	–	Reg[Rd]	–	–	–
jpnz	PC = Reg[Rd] != 0 ? Imm : PC + 1	Rd	–	Reg[Rd]	–	–	–
li	Rd ← Imm	–	–	–	–	Rd	Immediate

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

25 of 101

3. Nội dung nghiên cứu

25

15 December 2025

3.2 Register Files

Tập Lệnh Extend:

Lệnh	Meaning	Read Reg1	Read Reg2	Read Data1	Read Data2	Write Register	Write Data
nop	–	–	–	–	–	–	–
not	Rd ← ~Reg[Rs1]	Rs1	–	Reg[Rs1]	–	Rd	Alu (Nand)
jmp	PC ← Imm	–	–	–	–	–	–
mov	Rd ← Reg[Rs1]	Rs1		Reg[Rs1]		Rd	Reg[Rs1]

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

26 of 101

3. Nội dung nghiên cứu

26

15 December 2025

3.2 Register Files

Thiết kế Schematic:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

27 of 101

3. Nội dung nghiên cứu

27

15 December 2025

3.3 Data Memory

Vai trò: Là nơi lưu trữ dữ liệu chính của chương trình (biến toàn cục, mảng, dữ liệu tính toán...) khi Register File không đủ chỗ chứa hoặc cần lưu trữ lâu dài.

Thông số kỹ thuật:

Dung lượng: 32 words.
Độ rộng: 16-bit (tương thích với kiến trúc vi xử lý).
Địa chỉ (Address): Sử dụng 5-bit địa chỉ để truy xuất 32 vị trí nhớ (2⁵ = 32).

Các cổng giao tiếp (Ports):

Input: Dữ liệu cần ghi vào bộ nhớ (16-bit).
Output: Dữ liệu đọc ra từ bộ nhớ (16-bit).
Control: Tín hiệu điều khiển Đọc (MemRead) và Ghi (MemWrite).

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

28 of 101

3. Nội dung nghiên cứu

28

15 December 2025

3.3 Data Memory

Thành phần	Chi tiết	Kích thước
Đầu vào (Input)	ADDRESS (Địa chỉ)	5 bit
	Input (Dữ liệu vào để Ghi)	16 bit
	MemRead (Tín hiệu Đọc Bộ nhớ)	1 bit
	MemWrite (Tín hiệu Ghi Bộ nhớ)	1 bit
	Clock (Xung nhịp)	1 bit
Đầu ra (Output)	Output (Dữ liệu ra khi Đọc)	16 bit

Dữ liệu Đầu vào/Đầu ra:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

29 of 101

3. Nội dung nghiên cứu

29

15 December 2025

3.3 Data Memory

Cơ chế Đọc/Ghi (Read/Write Logic): Hoạt động dựa trên trạng thái của 2 tín hiệu điều khiển MemRead và MemWrite.

Ghi dữ liệu (MemWrite = 1): Dữ liệu từ cổng Input được ghi vào ô nhớ tại vị trí Address theo xung nhịp đồng hồ (Clock). Lúc này cổng Output ở trạng thái trở kháng cao (Z).
Đọc dữ liệu (MemRead = 1): Dữ liệu từ ô nhớ tại vị trí Address được đưa ra cổng Output. Dữ liệu tại cổng Input bị bỏ qua.
Trạng thái nghỉ (MemRead = 0, MemWrite = 0): Bộ nhớ không thực hiện thao tác nào, bảo toàn dữ liệu đang lưu trữ.

Đặc điểm quan trọng:

Tốc độ truy xuất chậm hơn Register File.
Chỉ được truy cập thông qua các lệnh đặc biệt: lw (Load Word) và sw (Store Word).

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

30 of 101

3. Nội dung nghiên cứu

30

15 December 2025

3.3 Data Memory

MemWrite	MemRead	Mô tả Hành động	Output
0	0	Bộ nhớ không hoạt động: Không có thao tác Đọc hay Ghi.	Output giữ nguyên giá trị trước đó hoặc là Z.
0	1	Đọc dữ liệu: Dữ liệu từ vị trí bộ nhớ được chỉ định bởi ADDRESS (5 bit) được đưa ra chân Output (16 bit). Input (16 bit) bị bỏ qua.	Output hiển thị dữ liệu đã lưu tại ADDRESS �(Nếu chưa lưu gì trước đó thì giá trị là 0).
1	0	Ghi dữ liệu: Dữ liệu từ chân Input (16 bit) được ghi vào vị trí bộ nhớ được chỉ định bởi ADDRESS (5 bit).	Output là Z (Trạng thái trở kháng cao) hoặc không xác định vì không ở chế độ đọc.

Chức năng hoạt động:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

31 of 101

3. Nội dung nghiên cứu

31

15 December 2025

3.3 Data Memory

Thiết kế Schematic:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

32 of 101

3. Nội dung nghiên cứu

32

15 December 2025

3.4 Control Unit

Vai trò: Là bộ não của bộ vi xử lý, nó quyết định khối nào được hoạt động và hoạt động như thế nào tại mỗi thời điểm.

Nhiệm vụ chính:

Giải mã lệnh (Instruction Decode): Nhận đầu vào là mã lệnh (Opcode) từ bộ nhớ lệnh.
Phát sinh tín hiệu: Tạo ra các tín hiệu điều khiển (Control Signals) chính xác để kích hoạt các khối chức năng tương ứng (ALU, Mux, Register File, RAM).
Điều khiển rẽ nhánh: Quyết định việc nạp giá trị PC mới dựa trên các cờ trạng thái (Flag) từ ALU (trong lệnh BEQ, JPNZ).

Đầu vào: 3 bit Opcode (Q2, Q1, Q0) và các cờ từ ALU (Zero Flag).

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

33 of 101

3. Nội dung nghiên cứu

33

15 December 2025

3.4 Control Unit

Nguyên lý thiết kế: Control Unit được thiết kế dựa trên mạch tổ hợp (Combinational Logic). Các tín hiệu đầu ra được tổng hợp từ bảng chân trị (Truth Table) và rút gọn thành các phương trình Boolean.

Các tín hiệu điều khiển quan trọng (được tạo ra từ Opcode Q2, Q1, Q0):

RegWrite (Q2’ + Q1Q0): Cho phép ghi dữ liệu vào Register File (dùng trong các lệnh tính toán và Load).
ALUSrc: Quyết định đầu vào thứ 2 của ALU là thanh ghi (Reg) hay hằng số (Imm).
MemRead/MemWrite: Điều khiển việc đọc/ghi dữ liệu vào Data Memory.
Branch/Jump: Điều khiển bộ MUX của PC để thực hiện lệnh nhảy.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

34 of 101

3. Nội dung nghiên cứu

34

15 December 2025

3.4 Control Unit

Bảng chân trị:

Tập Lệnh RRR:

Lệnh	OC�(Q2Q1Q0)	Func�(F3F2F1F0)	RegWrite�(WE)	RegDst�(WA)	ALUSrc	MemRead	MemWrite	MemToReg	Branch	ALUop	Output�(ALU Control)	Jump
add	000	0000	1	1	0	0	0	0	0	10	0000	0
sub	000	0001	1	1	0	0	0	0	0	10	0001	0
inc	000	0010	1	1	0	0	0	0	0	10	0010	0
dec	000	0011	1	1	0	0	0	0	0	10	0011	0
and	000	0100	1	1	0	0	0	0	0	10	0100	0
or	000	0101	1	1	0	0	0	0	0	10	0101	0
xor	000	0110	1	1	0	0	0	0	0	10	0110	0
nand	000	0111	1	1	0	0	0	0	0	10	0111	0

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

35 of 101

3. Nội dung nghiên cứu

35

15 December 2025

3.4 Control Unit

Bảng chân trị:

Tập Lệnh RRR:

Lệnh	OC�(Q2Q1Q0)	Func�(F3F2F1F0)	RegWrite�(WE)	RegDst�(WA)	ALUSrc	MemRead	MemWrite	MemToReg	Branch	ALUop	Output�(ALU Control)	Jump
shfl	000	1000	1	1	0	0	0	0	0	10	1000	0
shfr	000	1001	1	1	0	0	0	0	0	10	1001	0
shll	000	1010	1	1	0	0	0	0	0	10	1010	0
shrr	000	1011	1	1	0	0	0	0	0	10	1011	0
slll	000	1100	1	1	0	0	0	0	0	10	1100	0
srrr	000	1101	1	1	0	0	0	0	0	10	1101	0
(mul)	000	1110	1	1	0	0	0	0	0	10	1110	0
(div)	000	1111	1	1	0	0	0	0	0	10	1111	0

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

36 of 101

3. Nội dung nghiên cứu

36

15 December 2025

3.4 Control Unit

Bảng chân trị:

Tập Lệnh RRI:

Lệnh	OC�(Q2Q1Q0)	RegWrite�(WE)	RegDst�(WA)	ALUSrc	MemRead	MemWrite	MemToReg	Branch	ALUop	Output�(ALU Control)	Jump
addi	001	1	0	1	0	0	0	0	00	0000	0
subi	010	1	0	1	0	0	0	0	01	0001	0
beq	011	0	X	0	0	0	X	1	01	0001	0
lw	100	1	0	1	1	0	1	0	00	0000	0
sw	101	0	X	1	0	1	X	0	00	0000	0
addi	001	1	0	1	0	0	0	0	00	0000	0
subi	010	1	0	1	0	0	0	0	01	0001	0
beq	011	0	X	0	0	0	X	1	01	0001	0

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

37 of 101

3. Nội dung nghiên cứu

37

15 December 2025

3.4 Control Unit

Bảng chân trị:

Tập Lệnh RI:

Lệnh	OC�(Q2Q1Q0)	RegWrite�(WE)	RegDst�(WA)	ALUSrc	MemRead	MemWrite	MemToReg	Branch	ALUop	Output�(ALU Control)	Jump
jpnz	110	0	X	X	0	0	X	1	01	0001	1
li	111	1	0	1	0	0	0	0	00	0000	0

Tập Lệnh Extend:

Lệnh	OC�(Q2Q1Q0)	RegWrite�(WE)	RegDst�(WA)	ALUSrc	MemRead	MemWrite	MemToReg	Branch	ALUop	Output�(ALU Control)	Jump
nop(addi)	001	1	0	1	0	0	0	0	00	0000	0
not(nand)	000	1	1	0	0	0	0	0	10	0111	0
jmp(beq)	011	0	X	0	0	0	X	1	01	0001	0
mov(and)	000	1	1	0	0	0	0	0	10	0100	0

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

38 of 101

3. Nội dung nghiên cứu

38

15 December 2025

3.4 Control Unit

Phương trình Boolean:

RegWrite	Q2' + Q1Q0
RegDst	Q1’Q0’
ALUSrc	Q1 + Q2'Q0 + Q2Q0'
MemRead	Q2'Q1Q0
MemWrite	Q2Q1'Q0'
MemToReg	Q2'Q1Q0
Branch	Q2Q1'Q0 + Q2Q1Q0'
Jump	Q2Q1'Q0
ALUop[1]	Q2'Q1'Q0'
ALUop[0]	Q1Q0' + Q2Q1'Q0
RI_Signal	Q2

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

39 of 101

3. Nội dung nghiên cứu

39

15 December 2025

3.4 Control Unit

Thiết kế Schematic:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

40 of 101

3. Nội dung nghiên cứu

40

15 December 2025

3.5 Jump/Branch

Vai trò cốt lõi:

Điều khiển luồng thực thi của chương trình, cho phép CPU không chỉ chạy tuần tự (Sequential) mà có thể nhảy đến bất kỳ vị trí nào trong bộ nhớ lệnh.
Là cơ sở để xây dựng các cấu trúc lập trình như: Vòng lặp (for, while) và Cấu trúc điều kiện (if-else).

Các lệnh hỗ trợ:

JMP (Unconditional Jump): Nhảy không điều kiện. Luôn luôn cập nhật thanh ghi PC bằng địa chỉ đích (Target Address.
BEQ (Branch if Equal): Nhảy có điều kiện. So sánh hai thanh ghi Rs1 và Rs2. Nếu chúng bằng nhau (Rs1 - Rs2 = 0), thực hiện nhảy.
JPNZ (Jump if Not Zero): Nhảy nếu khác 0.Kiểm tra thanh ghi Rd. Nếu giá trị khác 0, thực hiện nhảy.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

41 of 101

3. Nội dung nghiên cứu

41

15 December 2025

3.5 Jump/Branch

Lệnh JMP:

Giai đoạn	Mô tả hoạt động	Tín hiệu/Điều kiện hoạt động
Program Counter (PC)	Đọc lệnh JMP từ địa chỉ của PC, xuất ra Opcode và Address; chuyển đến Control Unit và các khối liên quan.
Instruction Memory (IM)	Giải mã: Opcode = 101. Kích hoạt tín hiệu Jump.	Jump: Kích hoạt. ALUop = 01.
Control Unit	Tín hiệu Jump yêu cầu MUX chọn Jump Address (Địa chỉ mục tiêu) thay vì PC + 1	MUX chọn Jump Address. Địa chỉ mới được ghi vào PC.
MUX / PC Update	Chương trình tiếp tục thực thi từ địa chỉ mới.
PC Update	Đọc lệnh JMP từ địa chỉ của PC, xuất ra Opcode và Address; chuyển đến Control Unit và các khối liên quan.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

42 of 101

3. Nội dung nghiên cứu

42

15 December 2025

3.5 Jump/Branch

Lệnh BEG:

Giai đoạn	Mô tả hoạt động	Tín hiệu/Điều kiện hoạt động
Program Counter (PC)	PC chứa địa chỉ lệnh. Địa chỉ này được truyền đến IM để truy xuất lệnh.
Instruction Memory (IM)	Đọc lệnh từ địa chỉ của PC, xuất ra Opcode và Address; chuyển đến Control Unit và các khối liên quan.
Register	Đọc dữ liệu từ Rs1 và Rs2.
Control Unit	Giải mã: Opcode = 011.	Branch: Kích hoạt nếu Zero Flag = 1.
ALU	Thực hiện phép trừ: ALU_result = Rs1 − Rs2.	ALUop = 01 (Phép trừ).
Zero Flag	Nếu: (Rs1 = Rs2) ⟹ Zero Flag = 1 �Ngược lại: ⟹ Zero Flag = 0
MUX / PC Update	Nếu Zero Flag = 1 (Rs1 = Rs2): MUX chọn Branch Target Address để thực hiện lệnh tiếp theo.	Zero Flag = 1 ⟹ MUX chọn Branch Target Address.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

43 of 101

3. Nội dung nghiên cứu

43

15 December 2025

3.5 Jump/Branch

Lệnh JPNZ:

Giai đoạn	Mô tả hoạt động	Tín hiệu/Điều kiện hoạt động
Program Counter (PC)	PC chứa địa chỉ lệnh. Địa chỉ này được truyền đến IM để truy xuất lệnh.
Instruction Memory (IM)	Đọc lệnh từ địa chỉ của PC, xuất ra Opcode và Address; chuyển đến Control Unit và các khối liên quan.
Register	Đọc dữ liệu từ Rd.
Control Unit	Giải mã: Opcode = 110. ALUop = 01 (Phép trừ, nhưng ở đây dùng để set Zero Flag).	Branch: Kích hoạt nếu Zero Flag = 0.
ALU	ALU_result = Rd.	ALUop = 01 (Được dùng để set Zero Flag dựa trên Rd).
Zero Flag	Nếu Rd = 0⟹ Zero Flag =1� Ngược lại ⟹ Zero Flag = 0
MUX / PC Update	Nếu Zero Flag = 0 (Rd ≠ 0): MUX chọn Branch Target Address để thực hiện lệnh tiếp theo (Jump).	Zero Flag = 0 ⟹ MUX chọn Branch Target Address.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

44 of 101

4. Kết quả nghiên cứu

44

15 December 2025

4.1 Schematic Final của Đồ án:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

45 of 101

4. Kết quả nghiên cứu

45

15 December 2025

Mục tiêu: Kiểm tra tính đúng đắn của toàn bộ Datapath và Control Unit thông qua các kịch bản test - Test Cases.

Hai loại mô phỏng đã thực hiện:

Functional Simulation (Mô phỏng chức năng): Kiểm tra logic hoạt động đúng hay sai, chưa tính đến độ trễ phần cứng.
Timing Simulation (Mô phỏng định thời): Kiểm tra hoạt động thực tế với độ trễ của cổng logic và dây dẫn, xác định tần số tối đa (Fmax).

Công cụ: ModelSim / Quartus II Waveform Editor.

4.2 Kiểm thử đồ án

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

46 of 101

4. Kết quả nghiên cứu

46

15 December 2025

Chỉ số đánh giá chính:

Fmax (Frequency Max): Tần số xung nhịp tối đa mà mạch có thể hoạt động ổn định.
Công suất (Power): Mức tiêu thụ năng lượng tĩnh và động.

Khái niệm Fmax: Là tần số clock tối đa mà một mạch số có thể hoạt động ổn định và đúng chức năng, cho biết mạch số có thể chạy nhanh nhất ở tần số bao nhiêu mà không bị lỗi Timing.

4.2 Kiểm thử đồ án

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

47 of 101

4. Kết quả nghiên cứu

47

15 December 2025

TEST CASE #1 - Các lệnh cơ bản: Kiểm tra các phép toán số học và logic đơn giản (RRR).

4.2 Kiểm thử đồ án

// Khởi tạo giá trị�li r0, 2 ; Gán R0 = 2�li r1, 36 ; Gán R1 = 36�li r2, 25 ; Gán R2 = 25�li r3, 100 ; Gán R3 = 100

// Kiểm tra phép Toán học�add r0, r1, r4 ; R4 = R0 + R1 = 2 + 36 = 38�sub r1, r0, r5 ; R5 = R1 - R0 = 36 - 2�inc r2, r6 ; R6 = R2 + 1 = 26�dec r2, r7 ; R7 = R2 - 1 = 24

// Kiểm tra phép Logic�and r1, r3, r4 ; R4 = 36 AND 100�or r0, r2, r5 ; R5 = 2 OR 25�xor r0, r1, r6 ; R6 = 38�nand r1, r3, r7 ; R7 = 65499��sw r1, 1�lw r2, 1�add r1, r2, r3

Code:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

48 of 101

4. Kết quả nghiên cứu

48

15 December 2025

TEST CASE #1 - Các lệnh cơ bản:

4.2 Kiểm thử đồ án

Run simulation với chu kì Clock = 20ns:

li r0, 2 �li r1, 36 �li r2, 25 �li r3, 100 �add r0, r1, r4 �sub r1, r0, r5 �inc r2, r6 �dec r2, r7 �and r1, r3, r4 �or r0, r2, r5 �xor r0, r1, r6 �nand r1, r3, r7�sw r1, 1�lw r2, 1�add r1, r2, r3

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

49 of 101

4. Kết quả nghiên cứu

49

15 December 2025

TEST CASE #1 - Các lệnh cơ bản:

4.2 Kiểm thử đồ án

Run timing với chu kì Clock = 20ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

50 of 101

4. Kết quả nghiên cứu

50

15 December 2025

TEST CASE #1 - Các lệnh cơ bản:

4.2 Kiểm thử đồ án

Run timing với Fmax:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

51 of 101

4. Kết quả nghiên cứu

51

15 December 2025

TEST CASE #1 - Các lệnh cơ bản:

4.2 Kiểm thử đồ án

Tần số Fmax = 75.99MHz ⇔ Chu kì Clock tối thiểu ≈ 14ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

52 of 101

4. Kết quả nghiên cứu

52

15 December 2025

TEST CASE #1 - Các lệnh cơ bản:

4.2 Kiểm thử đồ án

Nhận xét:

Về chức năng (Functional):

Các lệnh tính toán số học (add, sub, inc, dec) và logic (and, or, xor) hoạt động chính xác theo bảng chân trị.
Dữ liệu được ghi vào đúng thanh ghi đích (Rd) sau mỗi chu kỳ lệnh mà không xảy ra xung đột dữ liệu.
Kết quả mô phỏng cho thấy ALU xử lý đúng các trường hợp số dương và số âm (bù 2).

Về định thời (Timing):

Đường đi dữ liệu (Critical Path) ngắn do các cổng logic đơn giản.
Kết luận: Hệ thống đạt độ ổn định cao với tần số tối đa Fmax = 75.99 MHz ⇔ Chu kì Clock tối thiểu ≈ 14ns. Đây là tốc độ lý tưởng cho các tác vụ xử lý cơ bản.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

53 of 101

4. Kết quả nghiên cứu

53

15 December 2025

TEST CASE #2 - Các lệnh phức tạp: Kiểm tra các phép dịch bit và toán học phức tạp

4.2 Kiểm thử đồ án

li r0, 2�li r1, 36�li r2, 25�li r3, 100��// Các phép Dịch bit (Shift)�shfl r2, r4 ; Shift Left 1 bit: Dịch trái R2 1 bit, lưu vào R4 �shfr r1, r5 ; Shift Right 1 bit: Dịch phải R1 1 bit, lưu vào R5 �shll r2, r4 ; Shift Left 2 bit: Dịch trái R2 2 bit, lưu vào R4 �shrr r1, r5 ; Shift Right 1 bit: Dịch phải R1 1 bit, lưu vào R5�slll r2, r4 ; Shift Left 3 bit: Dịch trái R2 3 bit, lưu vào R4 �srrr r1, r5 ; Shift Right 3 bit: Dịch phải R1 3 bit, lưu vào R5 ��// Các phép Toán mở rộng (Extend)�mul r1, r2, r4 ; Nhân: R4 = R1 * R2�div r3, r0, r1 ; Chia: R3 = R0 / R1 ��// Các phép tính với hằng số (Immediate)�addi r3, r3, 3 ; R3 = R3 + 3�subi r3, r3, 1 ; R3 = R3 - 1

Code:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

54 of 101

4. Kết quả nghiên cứu

54

15 December 2025

TEST CASE #2 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Run simulation với chu kì Clock = 20ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

55 of 101

4. Kết quả nghiên cứu

55

15 December 2025

TEST CASE #2 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Run timing với chu kì Clock = 20ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

56 of 101

4. Kết quả nghiên cứu

56

15 December 2025

TEST CASE #2 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Tần số Fmax = 9.4MHz ⇔ Chu kì Clock tối thiểu ≈ 11μs:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

57 of 101

4. Kết quả nghiên cứu

57

15 December 2025

TEST CASE #2 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Run timing với Fmax:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

58 of 101

4. Kết quả nghiên cứu

58

15 December 2025

TEST CASE #2 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Nhận xét:

Về chức năng (Functional):

Khối Shifter hoạt động đúng với cả 3 chế độ dịch: 1 bit (shfl, shrl), 2 bit (shll, shrr) và 3 bit (slll, shrrr).
Các lệnh nhân (mul) và chia (div) trả về kết quả chính xác, chứng tỏ khối mở rộng của ALU được tích hợp thành công.
Các lệnh thao tác với hằng số (addi, subi) xử lý đúng giá trị tức thời (Immediate) từ lệnh

Về định thời (Timing):

Fmax giảm mạnh xuống còn 9.4 MHz ⇔ Chu kì Clock tối thiểu tăng vọt lên gần bằng 0.11μs.
Nguyên nhân: Các bộ nhân (Multiplier) và bộ chia (Divider) có cấu trúc mạch phức tạp, tạo ra độ trễ lan truyền (Propagation Delay) lớn hơn rất nhiều so với bộ cộng trừ.
Kết luận: Đánh đổi tốc độ lấy chức năng. Vi xử lý xử lý tốt các toán hạng phức tạp nhưng cần giảm tần số xung nhịp khi thực thi các tác vụ này.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

59 of 101

4. Kết quả nghiên cứu

59

15 December 2025

TEST CASE #3 - Các lệnh vòng lặp & rẽ nhánh: Kiểm tra khả năng điều khiển luồng chương trình của PC thông qua lệnh nhảy và rẽ nhánh có điều kiện.

4.2 Kiểm thử đồ án

// Khởi tạo�li r0, 0 ; Biến tổng (Sum) = 0�li r1, 1 ; Biến đếm (i) = 1 �li r2, 6 ; Giới hạn vòng lặp (N) = 6��// Bắt đầu Vòng lặp�LOOP:� add r0, r1, r0 ; Cộng dồn: Sum = Sum + i� inc r1, r1 ; Tăng biến đếm: i = i + 1�� // Kiểm tra điều kiện thoát� beq r1, r2, END ; Nếu i == 6 thì nhảy đến nhãn END (Thoát)�� // Lặp lại � jmp LOOP ; Nếu chưa bằng, nhảy quay lại LOOP

// Kết thúc�END:� nop ; Không làm gì cả (Kết thúc)

Code:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

60 of 101

4. Kết quả nghiên cứu

60

15 December 2025

TEST CASE #3 - Các lệnh vòng lặp & rẽ nhánh:

4.2 Kiểm thử đồ án

Run simulation với chu kì Clock = 20ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

61 of 101

4. Kết quả nghiên cứu

61

15 December 2025

TEST CASE #3 - Các lệnh vòng lặp & rẽ nhánh:

4.2 Kiểm thử đồ án

Run timing với chu kì Clock = 20ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

62 of 101

4. Kết quả nghiên cứu

62

15 December 2025

TEST CASE #3 - Các lệnh vòng lặp & rẽ nhánh:

4.2 Kiểm thử đồ án

Run timing với Fmax:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

63 of 101

4. Kết quả nghiên cứu

63

15 December 2025

TEST CASE #3 - Các lệnh vòng lặp & rẽ nhánh:

4.2 Kiểm thử đồ án

Tần số Fmax = 73.29MHz ⇔ Chu kì Clock tối thiểu ≈ 14ns:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

64 of 101

4. Kết quả nghiên cứu

64

15 December 2025

TEST CASE #3 - Các lệnh phức tạp:

4.2 Kiểm thử đồ án

Nhận xét:

Về logic điều khiển (Control Logic):

Đây là bài kiểm tra quan trọng nhất đối với Control Unit và thanh ghi PC.
Lệnh nhảy không điều kiện (jmp) cập nhật PC ngay lập tức.
Lệnh rẽ nhánh (beq) hoạt động chính xác: Chỉ thực hiện nhảy khi Zero Flag = 1 (tức là R1 - R2 = 0).

Về hoạt động tổng thể:

Waveform cho thấy PC lặp lại các giá trị địa chỉ trong vùng lặp (LOOP) và thoát ra đúng thời điểm (END).
Tần số Fmax quay lại mức ổn định 73.29MHz ⇔ Chu kì Clock tối thiểu ≈ 14ns, chứng tỏ logic điều khiển rẽ nhánh (Multiplexer cho PC) không gây ra trễ lớn cho hệ thống.
Kết luận: Vi xử lý có khả năng thực thi các thuật toán điều khiển dòng lệnh (Flow Control) một cách tin cậy.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

65 of 101

4. Kết quả nghiên cứu

65

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Tài nguyên phần cứng: Tổng số cổng Logic sử dụng:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

66 of 101

4. Kết quả nghiên cứu

66

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Điều kiện Kiểm định Công suất:

Thiết bị phần cứng: FPGA Cyclone II � Mã chip: EP2C35F672C6

Điện áp hoạt động (Voltage):

Điện áp lõi (VCCINT): 1.20 V.
Điện áp I/O: 3.3 V.

Nhiệt độ:

Nhiệt độ môi trường: 25.0°C.
Nhiệt độ mối nối (Junction Temp): 25.7°C�(Tăng nhẹ do tỏa nhiệt).

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

67 of 101

4. Kết quả nghiên cứu

67

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Phân tích Tiêu thụ năng lượng nội tại:

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

68 of 101

4. Kết quả nghiên cứu

68

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Phân tích Tiêu thụ năng lượng nội tại:

Phân bố theo khối (Block Type):

Năng lượng chủ yếu tiêu thụ ở khối I/O (Input/Output): 10.08 mW.
Các khối Logic (Combinational, Register) tiêu thụ mức năng lượng động rất thấp (≈ 0.00 mW) trong kịch bản mô phỏng này.

Phân bố theo kiến trúc (Hierarchy):

Các module chính như Control Unit, ALU, Register File hoạt động cực kỳ tối ưu, gần như không phát sinh nhiệt thừa đáng kể.

Nhận xét: Thiết kế logic gọn nhẹ, không gây lãng phí tài nguyên động.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

69 of 101

4. Kết quả nghiên cứu

69

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Tổng kết Công suất Tản nhiệt:

Tổng công suất tản nhiệt: 119.66 mW.

Thành phần chi tiết:

Công suất tĩnh (Core Static): 79.96 mW (Chiếm ≈ 67%).

Giải thích: Đây là năng lượng "nuôi" chip FPGA khi vừa cấp điện (dòng rò), không phụ thuộc vào chương trình chạy.

Công suất I/O: 39.70 mW.
Công suất động (Core Dynamic): 0.00 mW.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

70 of 101

4. Kết quả nghiên cứu

70

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Phân tích Định thời: Setup Time

Các giá trị Slack âm (Red) cho thấy dữ liệu không kịp ổn định trước cạnh lên của Clock ở tần số cao. �=> Đây là nguyên nhân chính giới hạn Fmax.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

71 of 101

4. Kết quả nghiên cứu

71

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Phân tích Định thời: Hold Time

Đảm bảo dữ liệu ổn định sau cạnh xung Clock. Các đường tín hiệu cần được thiết kế kỹ để tránh vi phạm này.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

72 of 101

4. Kết quả nghiên cứu

72

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Phân tích Định thời: Minimum Pulse Width

Pulse Width: Độ rộng xung tối thiểu để các linh kiện hoạt động đúng.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

73 of 101

4. Kết quả nghiên cứu

73

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Hạn chế của đồ án

Hạn chế về Định thời: Kết quả phân tích cho thấy 'Critical Path' (đường trễ lớn nhất) nằm ở các lệnh nhân/chia, gây ra hiện tượng “nút thắt cổ chai” về thời gian.�

Hạn chế về Hiệu năng:

Vấn đề: Chênh lệch quá lớn về tốc độ xử lý giữa các nhóm lệnh
Số liệu chứng minh:

Nhóm lệnh đơn giản (Add/Sub/Logic): Fmax ≈ 76 MHz (Chu kỳ ≈ 14ns).
Nhóm lệnh phức tạp (Mul/Div): Fmax ≈ 9 MHz (Chu kỳ ≈ 110ns)

Kết luận: Tốc độ toàn hệ thống bị kéo giảm xuống mức thấp nhất (9 MHz) để đảm bảo các lệnh nhân chia chạy đúng.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

74 of 101

4. Kết quả nghiên cứu

74

15 December 2025

4.2 Kiểm định và hạn chế đồ án

Hạn chế của đồ án

Hạn chế về Tài nguyên lưu trữ:

Data Memory: Kích thước chỉ 32x16.
Ảnh hưởng: Không đủ dung lượng để chạy các chương trình thực tế hoặc xử lý mảng dữ liệu lớn, chỉ phù hợp để kiểm thử thuật toán nhỏ�

Hạn chế về Kiến trúc tập lệnh: Chưa hỗ trợ cơ chế Ngắt (Interrupts) hay các giao tiếp ngoại vi (I/O) phức tạp.

=> Áp dụng kỹ thuật Pipeline (Đường ống) để chia nhỏ các tác vụ nhân/chia, giúp nâng cao tần số hoạt động chung.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

75 of 101

5. Pipeline

75

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi IF/REG

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào�(Input)	Instruction	16 bit	Mã máy của lệnh vừa được lấy từ IMEM
	Stall	1 bit	Tín hiệu điều khiển giữ trạng thái (treo), dùng để xử lý xung đột (Hazard)
	Flush	1 bit	Tín hiệu xóa thanh ghi (reset về NOP), dùng khi dự đoán sai nhánh
	Clock	1 bit	Xung nhịp đồng bộ hệ thống
Đầu ra�(Output)	Instruction - REG	16 bit	Mã lệnh đã được lưu trữ, cung cấp cho tầng tiếp theo

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

76 of 101

5. Pipeline

76

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi REG/EX

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào�(Input)	Rs – REG	16 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra.
	Rt – REG	16 bit
	Imm – REG	16 bit
	WA – REG	3 bit
	RegWrite – REG	1 bit	Tín hiệu điều khiển đước lấy từ Control Unit chưa có chức năng cụ thể.
	RI_Signal – REG	1 bit	Được tạo ra từ tín hiệu RegDST và RI_Signal từ Control Unit chưa có chức năng cụ thể.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

77 of 101

5. Pipeline

77

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi REG/EX

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào�(Input)	ALUscr – REG	1 bit	Tín hiệu điều khiển được lấy từ Control Unit chưa có chức năng cụ thể.
	Memread – REG	1 bit
	Memwrite – REG	1 bit
	Memtoreg – REG	1 bit
	Branch – REG	1 bit
	Jump – REG	1 bit
	Func – REG	4 bit

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

78 of 101

5. Pipeline

78

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi REG/EX

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào�(Input)	Stall	1 bit	Tín hiệu treo đường ống, giữ nguyên trạng thái thanh ghi để xử lý Data Hazard
	Flush – EX/MEM	1 bit	Tín hiệu xóa thanh ghi (Clear), được kích hoạt khi phát hiện rẽ nhánh sai từ tầng EX/MEM gửi về
	Clock	1 bit	Xung nhịp đồng bộ hệ thống

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

79 of 101

5. Pipeline

79

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi REG/EX

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu ra�(Output)	Rs – EX	16 bit	Dữ liệu nguồn 1 cung cấp cho đầu vào A của ALU (hoặc data cho Store)
	Rt – EX	16 bit	Dữ liệu nguồn 2 cung cấp cho đầu vào B của ALU
	Imm – EX	16 bit	Giá trị tức thời cung cấp cho đầu vào B của ALU (nếu được chọn)
	WA – EX	3 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	RegWrite – EX	1 bit
	RI_Signal – EX	1 bit

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

80 of 101

5. Pipeline

80

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi REG/EX

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu ra �(Output)	ALUscr – EX	1 bit	Tín hiệu chọn kênh cho bộ đa hợp (MUX) trước ALU
	Memread – EX	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Memwrite – EX	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Memwrite – EX	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau.
	Branch – EX	1 bit
	Jump – EX	1 bit
	Func – EX	4 bit	Mã chức năng (Function code) dùng để điều khiển ALU Control.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

81 of 101

5. Pipeline

81

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi EX/MEM

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào� (Input)	Branch_add – EX	8 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra
	Zero – EX	1 bit
	Alu_out – EX	16 bit
	Rs – EX	16 bit
	WA – EX	3 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Imm – EX	16 bit
	Regwrite – EX	1 bit
	RI_Signal – EX	1 bit

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

82 of 101

5. Pipeline

82

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi EX/MEM

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào �(Input)	Memread – EX	1 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra
	Memwrite – EX	1 bit
	Memtoreg – EX	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Branch – EX	1 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra
	Jump – EX	1 bit
	Clock	1 bit	Xung nhịp đồng bộ hệ thống.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

83 of 101

5. Pipeline

83

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi EX/MEM

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu ra (Output)	Branch_add – MEM	8 bit	Địa chỉ đích của lệnh rẽ nhánh dược lấy ra từ IMM, sử dụng trong lệnh rẽ nhánh
	Zero – MEM	1 bit	Cờ trạng thái từ ALU (bằng 1 nếu kết quả tính toán là 0), sử dụng trong lệnh rẽ nhánh
	Alu_out – MEM	16 bit	Kết quả tính toán của ALU để làm giá trị đích về RF
	Rs – MEM	16 bit	Dữ liệu cần ghi vào bộ nhớ dữ liệu (DMEM)
	WA – MEM	3 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Imm – MEM	16 bit	Chọn Address cho DMEM để ghi dữ liệu vào đồng thời làm làm giá trị đích về RF

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

84 of 101

5. Pipeline

84

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi EX/MEM

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu ra (Output)	Regwrite – MEM	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	RI_Signal – MEM	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Memread – MEM	1 bit	Tín hiệu cho phép đọc bộ nhớ. Được truyền qua tầng EX để đến tầng MEM
	Memwrite – MEM	1 bit	Tín hiệu cho phép ghi bộ nhớ. Được truyền qua tầng EX để đến tầng MEM
	Memtoreg – MEM	1 bit	Địa chỉ ghi được chuyển tiếp sang tầng sau
	Branch – MEM	1 bit	Tín hiệu tích cực khi gặp lệnh rẽ nhánh (BEQ)

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

85 of 101

5. Pipeline

85

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi MEM/WB

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu vào �(Input)	Dmem – MEM	16 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra
	Alu_out – MEM	16 bit
	Imm – MEM	16 bit
	WA – MEM	3 bit
	Regwrite – MEM	1 bit	Được đưa vào thanh ghi nhưng chưa có chức năng cụ thể, được dùng ở đầu ra
	RI_Signal – MEM	1 bit
	Memtoreg – MEM	1 bit
	Clock	1 bit

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

86 of 101

5. Pipeline

86

15 December 2025

5.1. Thanh ghi đệm

Thanh ghi MEM/WB

Thành phần	Chi tiết	Kích thước	Chức năng
Đầu ra (Output)	Dmem – MEM	16 bit	Là giá trị đích cho RF nếu như dùng lênh LW
	Alu_out – MEM	16 bit	Là giá trị đích cho RF nếu dùng lệnh RRR và một số RRI (add, sub, addi, subi,…)
	Imm – MEM	16 bit	Là giá trị đích cho RF nếu dùng lệnh LI
	WA – MEM	3 bit	Là địa chỉ của thanh ghi RF được ghi vào
	Regwrite – MEM	1 bit	Tín hiệu cho phép ghi vào RF hay không
	RI_Signal – MEM	1 bit	Lựa chọn giữa 2 giá trị đích là Alu_out và Imm
	Memtoreg – MEM	1 bit	Lựa chọn giữa 2 giá trị đích là Dmem và tín hiệu còn lại (Alu_out hoặc Imm)

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

87 of 101

5. Pipeline

87

15 December 2025

5.1. Thanh ghi đệm

Register file

Thanh ghi R0 trong pipeline là thanh ghi có giá trị hằng là 0, giúp logic của các chức năng xử lý xung đột pipeline trở nên đơn giản hơn

Register File trong hệ thống Pipeline kích hoạt cạnh xuống thay vị cạnh lệnh để thực hiện nguyên tắc "Ghi trước - Đọc sau" trong cùng một chu kỳ xung nhịp. Cụ thể:

Giữa chu kỳ (Cạnh xuống): Register File thực hiện GHI. Dữ liệu trong thanh ghi được cập nhật mới ngay lập tức.
Nửa sau chu kỳ: Mạch Đọc sẽ tự động nhìn thấy dữ liệu mới này.
Cuối chu kỳ (Cạnh lên tiếp theo): Lệnh Đọc chính thức LẤY dữ liệu mới để mang đi xử lý.
Kết quả: Lệnh đọc luôn lấy được giá trị mới nhất mà không bị lấy nhầm giá trị cũ.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

88 of 101

5. Pipeline

88

15 December 2025

5.2. Flus Stall

Flush

Được dùng để xử lý branch hoặc hazard khi một lệnh đã được giải mã nhưng sau đó không nên thực hiện (ví dụ: branch bị taken). Khi xảy ra trường hợp này, các lệnh “sai” đã đi vào pipeline cần bị xoá hoặc reset, tránh tác động lên thanh ghi và bộ nhớ. Flushing giúp đảm bảo tính đúng đắn của chương trình bằng cách đặt các buffer hoặc thanh ghi trung gian thành NOP, ngăn lệnh không hợp lệ thực thi

Điều kiện để flush xảy ra:

Flush = ~Jmp_EXMEM*(Branch_EXMEM * zero_EXMEM) + Jmp_EXMEM*(Branch_EXMEM * ~zero_EXMEM)

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

89 of 101

5. Pipeline

89

15 December 2025

5.2. Flus Stall

Stall

Data hazard (cụ thể là Read After Write) xảy ra khi một lệnh cần sử dụng dữ liệu mà lệnh trước đó chưa kịp ghi kết vào thanh ghi (WB), trong khi lệnh đó đang đọc dữ liệu ở ID hoặc EX. Một giải pháp để xử lý xung đột dữ liệu là stall.

Điều kiện của xung đột dữ liệu (cụ thể là RAW):

o Stall_IDEX = (IDEX_regwrtie == 1) and (IDEX_regwrtie != 0) and [(IDEX_rd==IFID_rs1) or (IDEX_rd == IFID_rs2)]

o Stall_EXMEM = (EXMEM_regwrtie= = 1) and (EXMEM_regwrite != 0) and [(EXMEM_rd == IFID_rs1) or (EXMEM_rd == IFID_rs2)]

→ RAW = Stall_IDEX or Stall_EXMEM

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

90 of 101

5. Pipeline

90

15 December 2025

5.2. Flush Stall

Stall

Một ví dụ về xung đột dữ liệu RAW:

li r1, 6

li r2, 5

add r1, r2, r3

sub r1, r2, r4

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

91 of 101

5. Pipeline

91

15 December 2025

5.2. Flus Stall

Stall

li r1, 6	IF	ID	EX	MEM	WB (R1 đang được ghi)
li r2, 5		IF	ID	EX	MEM	WB (R2 đang được ghi)
add r1, r2, r3			IF	ID	EX (Không có dữ liệu R1, R2) → Xung đột

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

92 of 101

5. Pipeline

92

15 December 2025

5.2. Flus Stall

Stall

li r1, 6	IF	ID	EX	MEM	WB
li r2, 5		IF	ID	EX	MEM	WB
			NOP	NOP	NOP	NOP	NOP
				NOP	NOP	NOP	NOP	NOP
					NOP	NOP	NOP	NOP	NOP
add r1, r2, r2						IF	ID	EX	MEM �(R1, R2 sẵn sàng)	WB
sub r1, r2, r4							IF	ID	EX	MEM	WB

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

93 of 101

5. Pipeline

93

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Flush

Mạch phát hiện branch

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

94 of 101

5. Pipeline

94

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Flush

Tín hiệu flush đi vào buffer if/id để chèn lệnh nop và dùng để gán giá trị 0 cho các tín hiệu điều khiển đầu ra của buffer id/ex

Kết quả mô phỏng cho flush:

li r1, 2

li r2, 2

jmp HI

li r3, 6

li r4, 7

HI:

li r7, 10

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

95 of 101

5. Pipeline

95

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Flush

Trong đó:

A_RF, B_RF là ngõ ra Register File.
Data_WB và WA_WB lần lượt là dữ liệu và địa chỉ ghi ở trạng thái WB.
regwrite là tín hiệu RegWrite nối vào Registerfile.
Tín hiệu Flush bằng 1 khi có rẽ nhánh (Sau lệnh li r2,2).

=> Tất cả được dùng để phát hiện BRANCH.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

96 of 101

5. Pipeline

96

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Stall

Mạch phát hiện xung đột RAW

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

97 of 101

5. Pipeline

97

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Stall

Tín hiệu Stall đi vào pc và buffer if/id để chặn lấy giá trị mới. Stall là input control unit, khi kích hoạt thì toàn bộ output của Control Unit sẽ bằng 0.

Kết quả mô phỏng waveform cho Stall:

li r1, 6

li r2, 5

add r1, r2, r3

sub r1, r2, r4

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

98 of 101

5. Pipeline

98

15 December 2025

5.3 Hình ảnh thiết kế và waveform

Stall

Trong đó:

A_RF, B_FF là ngõ ra Register File.
Data_WB và WA_WB lần lượt là dữ liệu và địa chỉ ghi ở trạng thái WB.
RegWrite là tín hiệu RegWrite nối vào Register File.
RSA, RSB lần lượt là địa chỉ đích.
Write_address là địa chỉ thanh ghi đích.

=> Tất cả được dùng để phát hiện RAW.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

99 of 101

5. Pipeline

99

15 December 2025

5.4 Ưu điểm và nhược điểm

Ưu điểm

Đơn giản thiết kế.
Việc chèn nop 3 lần nhằm đảo bảo không xung đột dữ liệu.
Dễ debug.

Nhược điểm:

Không hỗ trợ forwarding mặc định khi gặp xung đột dữ liệu thì sẽ chèn nop 3 lần từ đó làm tốn thêm chu kỳ clock, tốc độ xử lý giảm.

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

100 of 101

6. Pipeline tổng thể

100

15 December 2025

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn

101 of 101

CẢM ƠN MỌI NGƯỜI ĐÃ CHÚ Ý LẮNG NGHE!

101

15 December 2025

Q&A

KHOA KỸ THUẬT MÁY TÍNH

www.9slide.vn