1 of 103

Diseño de Sistemas Secuenciales Síncronos

"La tecnología ya es parte del presente educativo; �usemos su potencial para transformar �la enseñanza y el aprendizaje."

Salón 1-201, UANL, FIME marzo 2003

"Innovar en la enseñanza implica más que incorporar tecnologías; requiere adaptarse continuamente a las necesidades para formar ingenieros acorde al perfil de egreso y las tendencias globales.“�“JAGG”

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

2 of 103

Actividades y proyectos en proceso

​

Actividad

Puntos

Fecha límite

PF6

Solución del examen

F

Miércoles 8 de octubre

PF7

Diseño Combinacional con HDL

F

Viernes 10 de octubre

PF8

Multiplexor

5

Miércoles 15 de octubre

AF3

Decodificador con Display

10

Lunes 18 de octubre

PF9

Flip Flops

F

Lunes 27 de octubre

PF10

Pulsos de sincronía

5

Viernes 7 de noviembre

AF4

Diseño Secuencial

10

AF5

PIA

40

Día del examen

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

3 of 103

  1. Representación de secuencias mediante�Diagramas de Transición de Estados
  2. Asignación binaria de estados
  3. Codificación en ABEL-HDL usando :
    1. State_Diagram
    2. Truth_Table.
  4. Sistema Secuencial Asíncrono

Diagramas de Estado y Construcción

de la Tabla de Estado Siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

4 of 103

Sistema Secuencial

Un Sistema Secuencial es aquel sistema en donde los valores de salida no dependen únicamente de las combinaciones de entrada, sino también de la salida misma.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

5 of 103

Método para el Diseño de Sistemas Secuenciales síncronos�con el uso de HDL y su implementación en un PLD

1.- Especificar el sistema (Diagrama de transición)

2.- Determinar la cantidad de Flip Flops

3.- Asignar valores a los estados

4.- Diagrama de Bloque (entradas y salidas)

5.- Construir la tabla de estado siguiente

6.- Codificación en ABEL-HDL

a) Entradas y Salidas

b) Sincronización de los Flip Flops

c) Asignación de valores a los estados

d) definir la secuencia (state_diagram o Truth_table)

7.- Efectuar la Simulación

8.- Implementación

​

Base para describir

un sistema

secuencial

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

6 of 103

Sistema Alternativo de Llenado

de Tanque con Dos Bombas

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

7 of 103

Diseñar un sistema secuencial síncrono que controle el llenado de un tanque utilizando dos bombas alternadas con las siguientes características:

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

8 of 103

a) El sistema consta de dos bombas llamadas "A" y "B"

b) Un sensor de nivel "H", H=1 Tanque lleno y H=0 Tanque vacío.

c) Partiendo de que el Tanque se encuentra vacío (H=0), el llenado deberá iniciarse encendiendo la bomba "A" hasta llenar el Tanque (H=1), y entonces se apaga.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

9 of 103

d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse encendiendo la bomba "B", hasta llenar el Tanque (H=1), y entonces se apaga.

e) Si se vacía de nuevo el Tanque, el llenado deberá hacerse con la bomba "A" y así sucesivamente con la finalidad de que las bombas se alternen en su funcionamiento.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

10 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

11 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

12 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

13 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

14 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

15 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

16 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

17 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

18 of 103

Diagrama de Transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

19 of 103

Diagrama de transición de estados

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

20 of 103

Determinar la cantidad �de Flip Flops.

Estados

Cantidad de �Flip Flops

2

1

3 o 4

2

5 a 8

3

Para 4 estados E0, E1, E2 y E3 se requieren mínimo 2 Flip_Flops

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

21 of 103

Asignar los valores a los estados

Estados

Asignación de valores a los estados

Q1

Q0

E0

0

0

E1

0

1

E2

1

0

E3

1

1

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

22 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

​

​

E1

​

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

23 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

​

E1

​

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

24 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

​

E1

​

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

25 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

​

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

26 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

​

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

27 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

28 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

​

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

29 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

30 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

​

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

31 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

32 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

​

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

33 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

34 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

35 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

E0

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

36 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

E0

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

37 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

E0

E3

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

38 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

Salidas

H=0

H=1

BA

BB

E0

E0

E1

1

0

E1

E2

E1

0

0

E2

E2

E3

0

1

E3

E0

E3

0

0

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

39 of 103

Tabla de estado siguente

Estado

Presente

Estado siguiente

Salidas

FFs

H=0

H=1

BA

BB

Q1

Q0

E0

E0

E1

1

0

0

0

E1

E2

E1

0

0

0

1

E2

E2

E3

0

1

1

0

E3

E0

E3

0

0

1

1

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

40 of 103

Determinar las entradas y salidas

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

41 of 103

Pasos en la programación en ABEL-HDL

1.- Entradas y salidas

2.- Sincronización

3.- asignar valores

4.- State_diagram o Truth_table

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

42 of 103

Código en ABEL-HDL

MODULE DBOMBAS

“Entradas

Clk, H Pin 1,2;

" Salidas Combinacionales BA,BB Pin 19,18 istype'com';

" Salidas Registradas

Q1,Q0 pin 17,16 istype'reg';

Entradas, salidas y asignación de terminales

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

43 of 103

Archivo en ABEL-HDL

" Conectar el Clk a los dos Flip Flops sincronizar

DECLARATIONS

Sreg=[Q0,Q1];

EQUATIONS

Sreg.clk=CLk;

Sincronización

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

44 of 103

Archivo en ABEL-HDL

" Asignar Valores a los estados

DECLARATIONS

E0=[0, 0];

E1=[0, 1];

E2=[1, 1];

E3=[1, 0];

Estados

Asignación de valores a los estados

Q1

Q0

E0

0

0

E1

0

1

E2

1

1

E3

1

0

Asignar Valores a los estados

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

45 of 103

Archivo en ABEL-HDL

state_diagram Sreg;

State E3:

BA=0; BB=0;

if H==0 then E0;

if H==1 then E3;

State E0:

BA=1; BB=0;

if H then E1 else E0;

State E2:

BA=0;BB=1;

if !H then E2 else E3;

State E1:

BA=0;BB=0;

if H then E1;

if !H then E2;

Estado

Presente

Estado Próximo

H=0

H=1

E0

E0

E1

E1

E2

E1

E2

E2

E3

E3

E0

E3

Definir la secuencia

Noviembre 2022

Mayo 2023

Noviembre 2023

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

46 of 103

Estructura interna en el PLD

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

47 of 103

Programación con Truth_table�en modo secuencial :>

Truth_Table

([Entrada, Estado presente]:>[Estado siguiente])

Noviembre 2022

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

48 of 103

MODULE dbn

​

Clk,H pin 1,2;

​

BA,BB pin 19,18 istype 'com';

​

Q1,Q0 PIN 17,16 ISTYPE 'REG';

“Sincronización

UANL=[Q1,Q0];

equations

UANL.Clk=Clk;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

49 of 103

Truth_table

([H, Q1,Q0]:>[Q1,Q0])

[0, 0,0]:>[0,0];

[1, 0,0]:>[0,1];

[0, 0,1]:>[1,0];

[1, 0,1]:>[0,1];

[1, 1,0]:>[1,1];

[0, 1,0]:>[1,0];

[0, 1,1]:>[0,0];

[1, 1,1]:>[1,1];

Estados

Q1

Q0

E0

0

0

E1

0

1

E2

1

0

E3

1

1

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

50 of 103

Truth_table

([H, Q1,Q0]:>[Q1,Q0])

[0, 0,0]:>[0,0];

[0, 0,1]:>[1,0];

[0, 1,0]:>[1,0];

[0, 1,1]:>[0,0];

[1, 0,0]:>[0,1];

[1, 0,1]:>[0,1];

[1, 1,0]:>[1,1];

[1, 1,1]:>[1,1];

Truth_table

([Q1,Q0]->[BA,BB])

[0,0]->[1,0];

[0,1]->[0,0];

[1,0]->[0,1];

[1,1]->[0,0];

Estado

H

Q1

Q0

Q1+1

Q0+1

BA

BB

E0

0

0

0

0

0

1

0

E1

0

0

1

1

0

0

0

E2

0

1

0

1

0

0

1

E3

0

1

1

0

0

0

0

E0

1

0

0

0

1

1

0

E1

1

0

1

0

1

0

0

E2

1

1

0

1

1

0

1

E3

1

1

1

1

1

0

0

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

51 of 103

Truth_table

([H, Q1,Q0]:>[Q1,Q0]->[BA,BB])

[0, 0,0]:>[0,0]->[1,0];

[0, 0,1]:>[1,0]->[0,0];

[0, 1,0]:>[1,0]->[0,1];

[0, 1,1]:>[0,0]->[0,0];

[1, 0,0]:>[0,1]->[1,0];

[1, 0,1]:>[0,1]->[0,0];

[1, 1,0]:>[1,1]->[0,1];

[1, 1,1]:>[1,1]->[0,0];

Estado

H

Q1

Q0

Q1+1

Q0+1

BA

BB

E0

0

0

0

0

0

1

0

E1

0

0

1

1

0

0

0

E2

0

1

0

1

0

0

1

E3

0

1

1

0

0

0

0

E0

1

0

0

0

1

1

0

E1

1

0

1

0

1

0

0

E2

1

1

0

1

1

0

1

E3

1

1

1

1

1

0

0

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

52 of 103

Simulación en Proteus

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

53 of 103

Simulación en Proteus

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

54 of 103

Diseñe un Sistema Secuencial usando la Máquina de Moore que controle el llenado de un Tanque con las siguientes especificaciones:

​

El sistema consta de tres bombas llamadas "A", "B" y “C” y un sensor de nivel "H" que indica con H=1 Tanque lleno y con H=0 Tanque vacío, el sistema deberá de trabajar bajo la siguiente secuencia:

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

55 of 103

  1. El llenado debe iniciarse con la bomba "A" cuando el tanque se encuentre vacío (H=0), y debe detenerse cuando el tanque esté lleno (H=1).

​

b) Si el tanque se vacía de nuevo (H=0), el llenado debe realizarse con la bomba "B" hasta que el tanque esté lleno (H=1), y luego debe detenerse.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

56 of 103

c) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "C“ hasta llenar el Tanque y entonces desconectarla.

d) Si de nuevo se vacía el Tanque (H=0), el llenado deberá hacerse con la bomba "A" y así sucesivamente con la finalidad de que las tres bombas se alternen en su funcionamiento.

De esta manera, se asegura que las tres bombas se utilicen de manera equitativa y que el tanque siempre esté lleno.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

57 of 103

Como seria el diagrama de transición ?

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

58 of 103

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

59 of 103

3 Flip Flops

​

Q2

Q1

Q0

E0

0

0

0

E1

0

0

1

E2

0

1

0

E3

0

1

1

E4

1

0

0

E5

1

0

1

​

​

​

​

​

​

​

​

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

60 of 103

3 Flip Flops

​

Q2

Q1

Q0

E0

0

0

0

E1

0

0

1

E2

0

1

0

E3

0

1

1

E4

1

0

0

E5

1

0

1

E6

1

1

0

E7

1

1

1

Que Hacer con E6 y E7 ?

Noviembre 2022

Mayo 2023

Noviembre 2023

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

61 of 103

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

62 of 103

Estado Presente

Estado siguiente

Salidas

H=0

H=1

BA

BB

BC

E0

E0

E1

1

0

0

E1

E2

E1

0

0

0

E2

E2

E3

0

1

0

E3

E4

E3

0

0

0

E4

E4

E5

0

0

1

E5

E0

E5

0

0

0

E6

E0

E0

0

0

0

E7

E0

E0

0

0

0

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

63 of 103

Asynchronous Reset AR

Synchronous Preset SP

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

64 of 103

Diagrama de Transición, con Rst

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

65 of 103

Estado Presente

Estado siguiente

Salidas

H=0

H=1

BA

BB

BC

E0

E0

E1

1

0

0

E1

E2

E1

0

0

0

E2

E2

E3

0

1

0

E3

E4

E3

0

0

0

E4

E4

E5

0

0

1

E5

E0

E5

0

0

0

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

66 of 103

​

​

​

1

Module tresb

“Entrdas

Clk, H, Rst PIN 1,2,3;

“Salidas Comb

BA,BB,BC pin 19..17 istype ‘com’;

“Salidas Reg

Q2..Q0 Pin 16..14 istype ‘reg’;

​

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

67 of 103

​

​

​

2

E=[Q2..Q0];

​

Equations

E.clk=Clk;

E.Ar = Rst;

​

​

3

Declarations

E0=[0,0,0];

E1=[0,0,1];

E2=[0,1,0];

E3=[0,1,1];

E4=[1,0,0];

E5=[1,0,1];

​

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

68 of 103

State_diagram E

State E0:

BA=1;BB=0;BC=0;

IF H then E1;

IF !H then E0;

​

State E1:

BA=0;BB=0;BC=0;

IF H then E1;

IF !H then E2;

​

State E2:

BA=0;BB=1;BC=0;

IF H then E3;

IF !H then E2;

E. P

Estado próximo

Salidas

H=0

H=1

BA

BB

BC

E0

E0

E1

1

0

0

E1

E2

E1

0

0

0

E2

E2

E3

0

1

0

E3

E4

E3

0

0

0

E4

E4

E5

0

0

1

E5

E0

E5

0

0

0

State E3:

BA=0;BB=0;BC=0;

IF H then E3;

IF !H then E4;

​

State E4:

BA=0;BB=0;BC=1;

IF H then E5;

IF !H then E4;

​

State E5:

BA=0;BB=0;BC=0;

IF H then E5;

IF !H then E0;

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

69 of 103

Simulación

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

70 of 103

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

71 of 103

Diseño de sistemas Secuenciales

No nos atrevemos a muchas cosas porque son difíciles, �pero son difíciles porque no nos atrevemos a hacerlas.

Lucio Anneo Séneca

Ing. Mario René Montante Pardo

DEP (1933-2019)

dejó un legado invaluable en el campo de las matemáticas al crear el método Montante,

una herramienta revolucionaria que simplificó la resolución de determinantes mediante números enteros y facilitó el trabajo de generaciones de estudiantes y profesionales

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

72 of 103

Teorema Fundamental

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

73 of 103

Detector de nivel

Diseñe un sistema secuencial asíncrono para detectar nivel de un tanque que cuenta con dos sensores llamados

S1 (Nivel Bajo)

S2 (Nivel Alto)

que contenga una salida H de modo que:

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

74 of 103

H=0 cuando el nivel va de S1 hacia S2 (subida) hasta que llegue a S2.

H=1 cuando el nivel va de S2 hacia S1. (bajada) hasta que llegue a S1 como lo indica el siguiente diagrama de tiempos

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

75 of 103

Diagrama de Tiempos

De que depende que H=1 o Hi

de S2=1

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

76 of 103

Obtención de las Ecuaciones

Hi = S2

Pero cuando S2=0, H=1, como lo mantenemos

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

77 of 103

Obtención de las Ecuaciones

Hi = S2

Pero cuando S2=0, H=1

Para sostener el valor de H=1 usaremos �una operación OR con retroalimentación

0

0

1

1

1

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

78 of 103

Obtención de las Ecuaciones

Hi= S2 + Hi

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

79 of 103

Obtención de las Ecuaciones

Hf= (S1)’

De que depende que H=0 o Hf

de S1=0

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

80 of 103

Aplicando el teorema fundamental

H = Hi (Hf)’

​

Dr. Cesar Elizondo Gonzalez

2007

1997

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

81 of 103

Aplicando el teorema fundamental

H = Hi (Hf)’

Hi= S2 + H, Hf = S1’

Obtenemos la ecuación para H

H= (S2 + H) S1

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

82 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

83 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

84 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

85 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

86 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

87 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

88 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

89 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

90 of 103

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

91 of 103

Archivo en ABEL-HDL

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

92 of 103

Simulación

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

93 of 103

Si agregáramos el detector de nivel

MODULE tresbomb

"Entradas

Clk,S1,S2 Pin 1..3;

" Salidas Combinacionales

H,BA,BB,BC Pin 19,14..12 istype'com';

" Salidas Registradas

Q2,Q1,Q0 pin 17..15 istype'reg';

DECLARATIONS

FIME=[Q2,Q1,Q0];

EQUATIONS

FIME.clk=Clk;

H =(S2#H)&S1;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

94 of 103

Simulación

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

95 of 103

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

96 of 103

S2=1, S1=0

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

97 of 103

Alarma

S2=1, S1=0

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

98 of 103

​

Estado siguiente

Salidas Registradas

Salidas Combinacionales

​

S2

0

0

1

1

S1

0

1

0

1

Q2

Q1

Q0

BA

BB

BC

AL

​

E0

E0

E0

E6

E1

0

0

0

1

0

0

0

E1

E2

E1

E6

E1

0

0

1

0

0

0

0

E2

E2

E2

E6

E3

0

1

0

0

1

0

0

E3

E4

E3

E6

E3

0

1

1

0

0

0

0

E4

E4

E4

E6

E5

1

0

0

0

0

1

0

E5

E0

E5

E6

E5

1

0

1

0

0

0

0

E6

E7

E7

E7

E7

1

1

0

0

0

0

1

E7

E6

E6

E6

E6

1

1

1

0

0

0

0

Entradas

Estado presente

Tabla de Estado Siguiente

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

99 of 103

MODULE TBAl

"sistema alternativo de 3 bombas

"con alarma

"27 abril 2022 Rev 1.0

“ 1 Nov 2022 Rev 1.1

" JAGG

“Entradas

Clk,S1,S2,Rst pin 1..4;

​

" Salidas Combinacionales

BA,BB,BC,AL Pin 17..19, 23 istype'com’;

​

" Salidas Registradas

Q2,Q1,Q0 pin 14..16 istype'reg’;

​

​

DECLARATIONS

FIME=[Q2,Q1,Q0];

​

EQUATIONS

FIME.clk=Clk;

FIME.Ar=Rst;

​

Declarations

E0=[0,0,0];

E1=[0,0,1];

E2=[0,1,0];

E3=[0,1,1];

E4=[1,0,0];

E5=[1,0,1];

E6=[1,1,0];

E7=[1,1,1];

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

100 of 103

N=[S2,S1];

​

STATE_DIAGRAM FIME

​

STATE E0:

BA=1; BB=0; BC=0; AL=0;

IF N==0 THEN E0;"VACIO

IF N==1 THEN E0;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E1;"LLENO

​

STATE E1:

BA=0; BB=0; BC=0; AL=0;

IF N==0 THEN E2;"VACIO

IF N==1 THEN E1;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E1;"LLENO

​

STATE E2:

BA=0; BB=1; BC=0; AL=0;

IF N==0 THEN E2;"VACIO

IF N==1 THEN E2;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E3;"LLENO

​

“Alarma

​

STATE E6:

BA=0; BB=0; BC=0; AL=1;

GOTO E7;

​

STATE E7:

BA=0; BB=0; BC=0; AL=0;

GOTO E6;

​

END

STATE E3:

BA=0; BB=0; BC=0; AL=0;

IF N==0 THEN E4;"VACIO

IF N==1 THEN E3;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E3;"LLENO

​

STATE E4:

BA=0; BB=0; BC=1; AL=0;

IF N==0 THEN E4;"VACIO

IF N==1 THEN E4;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E5;"LLENO

​

STATE E5:

BA=0; BB=0; BC=0; AL=0;

IF N==0 THEN E0;"VACIO

IF N==1 THEN E5;"MEDIO

IF N==2 THEN E6;"INVALIDO

IF N==3 THEN E5;"LLENO

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

101 of 103

Noviembre 2022

Mayo 2023

Abril 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

102 of 103

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

103 of 103

Repaso

  • Con que se quedan de esta sesión
  • Dos entradas
  • State_dIagram
  • Truth_table :>
  • Qué hacer con los estados no utilizados (Autoreset)
  • Teorema del Dr. Elizondo
  • Flip Flop retroalimentado una OR
  • Cuantos personajes de FIME citamos hoy

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG