Diseño de Sistemas Secuenciales Síncronos

En los momentos de crisis, sólo la imaginación y el esfuerzo es más importante que el conocimiento.

Albert Einstein

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

El Pinal

Chipinque, N, L,

Sábado 2 Nov. 2013

Sábado 2 agosto 2025

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Paraje el Pinal Jueves 13 Abril 2017

Paraje el Epazote Sábado 22 Abril 2017

Paraje el Epazote, Domingo 4 nov. 2018

Paraje el Pinal Domingo 14 enero 2019

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Actividades y proyectos en proceso

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

1.- La máquina de Moore usando solo salidas Registradas (FFs)

​

​

​

​

2.- Tabla de estado siguiente simplificada en la descripción de la secuencia usando Don’t Care (X).

3.-Uso del Truth_Table :> en la descripción de una secuencia.

4.- Descripción de Stae_Diagram , Else IF Encadenamiento con Prioridad

1. Reset Asíncrono como prioridad
2. Prioridad LT Preset síncrono (SP).

sesión de Hoy

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Método de Diseño de Sistemas Secuenciales síncronos con el uso de HDL y su implementación en un PLD

1.- Especificar el sistema (Diagrama de transición)

2.- Determinar la cantidad de Flip Flops

a) Dependiendo de los estados

b) Usando solo salidas Registradas (FFs)

3.- Asignar valores a los estados

4.- Diagrama de Bloque (entradas y salidas)

5.- Construir la tabla de estado siguiente.

​

6.- Codificación en ABEL-HDL

a) Entradas y salidas

b) Sincronizar los Flip Flops

c) Asignar de valores a los estados

d) definir la secuencia (state_diagram o Truth_table)

7.- Simulación

8.- Implementación.

Base para describir un sistema

secuencial

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Descripción de la secuencia en el lenguaje ABEL-HDL�Goto

"Diagrama de transición

State_Diagram Sinc

STATE Verde:

Ve=1; Fl=0; Am=0; Ro=0;

Goto Flecha;

STATE Flecha:

Ve=0; Fl=1; Am=0; Ro=0;

goto Ambar;

STATE Ambar:

Ve=0; Fl=0; Am=1; Ro=0;

goto Rojo;

STATE Rojo:

Ve=0; Fl=0; Am=0; Ro=1;

goto Verde;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

IF, Then, Else

"Diagrama de transición

State_Diagram Sinc

STATE Verde:

Ve=1; Fl=0; Am=0; Ro=0;

If X then Verde else Flecha;

STATE Flecha:

Ve=0; Fl=1; Am=0; Ro=0;

If !X then Ambar;

If X then Flecha;

STATE Ambar:

Ve=0; Fl=0; Am=1; Ro=0;

If X==0 then Rojo else Ambar;

STATE Rojo:

Ve=0; Fl=0; Am=0; Ro=1;

If X==1 then Rojo;

If X==0 then Verde;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

IF, Then, else

State_diagram E

State E0:

BA=1;BB=0;BC=0;

IF H then E1;

IF !H then E0;

State E1:

BA=0;BB=0;BC=0;

IF H then E1;

IF !H then E2;

State E2:

BA=0;BB=1;BC=0;

IF H then E3;

IF !H then E2;

State E3:

BA=0;BB=0;BC=0;

IF H then E3;

IF !H then E4;

State E4:

BA=0;BB=0;BC=1;

IF H then E5;

IF !H then E4;

State E5:

BA=0;BB=0;BC=0;

IF H then E5 else E0;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

If-Then-Else Encadenado �(Chained) por repetición

IF !A&!B&!C THEN E0 Else IF A&!B&!C THEN E1 Else E4;

M=[A,B,C];

IF M==0THEN E0 Else IF M==4 THEN E1 Else E4;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

State E1:

IF !Rst&!LT&!P&!S then E2;

IF !Rst&!LT&!P&S then E2;

IF !Rst&!LT&P then E1;

IF !Rst&LT then E7;

IF Rst then E0;

State E1:

IF Rst then E0 else if LT then E7 else if P then E1 else E2;

State E1:

IF !Rst&!LT&!P then E2;

IF !Rst&!LT&P then E1;

IF !Rst&LT then E7;

IF Rst then E0;

If-Then-Else

Encadenamiento con prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

2.- Determinar la cantidad de Flip Flops

a) Dependiendo de los estados

b) Usando solo salidas Registradas (FFs)

sesión de Hoy

Decodificador

Máquina de Moore

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño de Sistemas Secuenciales síncronos

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Señal de alerta

Triángulo Led Luz de Seguridad de Emergencia de avería de Automóvil

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Control de Señal de Alerta

Diseñe un sistema secuencial síncrono y cíclico, usando la Máquina de Moore que sea el control de una señal de alerta

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Dicha señal consta de 3 luces en forma de triángulo llamadas �L2, L1 y L0.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Se requieren de dos diferentes secuencias que son seleccionadas por medio un interruptor S de modo que:

a) Ambas parten de condiciones iniciales en donde todas las lámparas están apagadas .

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

b) Si S=0 Ocurrirá la secuencia Uno �A, B, C, A, B, C

Repetidamente en forma cíclica

Una luz a la vez

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

c) Si S=1 ocurrirá la secuencia Dos �X, Y, Z, X, Y, Z

Repetidamente en forma cíclica

Dos luces a la vez

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Nota: Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C o Z) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Por Ejemplo:

Si S=0 y un selector S se hace 1, en el momento que la secuencia de luces es (L0=0, L1=1 y L2=0), correspondiente a la condición B de la secuencia Uno, continuará hasta C y de ahí a todos encendidos (L0=1, L1=1 y L2=1) y al siguiente pulso de reloj a condiciones iniciales (L0=0, L1=0 y L2=0) y de ahí en adelante continuará con la secuencia Dos.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diagrama de transición

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

a) Ambas parten de condiciones iniciales en donde todas las lámparas están apagadas.

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

b) Si S=0 Ocurrirá la secuencia Uno (A, B, C, A, B, C etc.)

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

c) Si S=1 ocurrirá la secuencia Dos (X, Y, Z, X, Y, Z, etc.)

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

c) Si S=1 ocurrirá la secuencia Dos (X, Y, Z, X, Y, Z, etc.)

​

Tabla de estado�siguiente

E1

E2

E4

E1

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

c) Si S=1 ocurrirá la secuencia Dos (X, Y, Z, X, Y, Z, etc.)

​

Tabla de estado�siguiente

E3

E6

E5

E3

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

E4

E2

Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C, E4 o Z, E5) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

E5

E6

Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C, E3 o Z, E6) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C, E3 o Z, E6) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S.

E7

E7

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C, E3 o Z, E6) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado�siguiente

Cuando usted cambia el selector S en medio de una secuencia, las luces continuarán con la secuencia actual hasta terminar (C, E3 o Z, E6) y pasará a encender todas las luces y posteriormente a condiciones iniciales, de ahí en adelante, continuará con la secuencia que fue seleccionada, correspondiendo al nuevo valor de S.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

¿Cuántos Flip Flops se requieren ?

Tabla de estado�siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

3 Flip Flops

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de estado siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Archivo ABEL-HDL

MODULE alerta

"Entrada

Clk,S, Rst Pin 1,2,3;

"salidas Registradas

Q2..Q0 pin 19..17 istype 'reg';

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

"sincronizacion de los flip flops

Sinc=[Q2..Q0];

Equations

Sinc.Clk=Clk;

Sinc.ar=Rst;

​

​

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Archivo ABEL-HDL

"asignación de valores �a los estados

Declarations

E0=[0,0,0];

E1=[0,0,1];

E2=[0,1,0];

E3=[0,1,1];

E4=[1,0,0];

E5=[1,0,1];

E6=[1,1,0];

E7=[1,1,1];

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Archivo ABEL-HDL

State_diagram Sinc

State E0:

If !S then E1 else E3;

State E1:

goto E2;

State E2:

goto E4;

State E3:

goto E6;

State E4:

If !S then E1 else E7;

State E5:

If !S then E7 else E3;

State E6:

goto E5;

State E7:

goto E0;

Tabla de estado�siguiente

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Programación con Truth_table�en modo secuencial :>

Truth_Table

([Entrada, Estado presente]:>[Estado próximo])

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Programación con �Truth_table

Truth_table

([S,Q2,Q1,Q0]:>[Q2,Q1,Q0])

[ 0, 0,0,0] :> [0,0,1];

[ 0, 0,0,1] :> [0,1,0];

[ 0, 0,1,0] :> [1,0,0];

[ 0, 0,1,1] :> [1,1,0];

[ 0, 1,0,0] :> [0,0,1];

[ 0, 1,0,1] :> [1,1,1];

[ 0, 1,1,0] :> [1,0,1];

[ 0, 1,1,1] :> [0,0,0];

[ 1, 0,0,0] :> [1,1,0];

[ 1, 0,0,1] :> [0,1,0];

[ 1, 0,1,0] :> [1,0,0];

[ 1, 0,1,1] :> [1,1,0];

[ 1, 1,0,0] :> [1,1,1];

[ 1, 1,0,1] :> [0,1,1];

[ 1, 1,1,0] :> [1,0,1];

[ 1, 1,1,1] :> [0,0,0];

MODULE luces

"Entrada

Clk,S Pin 1,2;

"salidas Registradas

Q2..Q0 pin 19..17 istype 'reg';

"sincronizacion

Sinc=[Q2..Q0];

Equations

Sinc.Clk=Clk;

No es necesaria

La asignación

Sinc=[Q2..Q0];

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Programación con �Truth_table

Truth_table

([S,Sinc]:>[Sinc])

[0, 0]:>[1];

[0, 1]:>[2];

[0, 2]:>[4];

[0, 3]:>[6];

[0, 4]:>[1];

[0, 5]:>[7];

[0, 6]:>[3];

[0, 7]:>[0];

[1, 0]:>[3];

[1, 1]:>[2];

[1, 2]:>[4];

[1, 3]:>[5];

[1, 4]:>[7];

[1, 5]:>[3];

[1, 6]:>[5];

[1, 7]:>[0]

MODULE luces

"Entrada

Clk,S Pin 1,2;

"salidas Registradas

Q2..Q0 pin 19..17 istype 'reg';

"sincronizacion

Sinc=[Q2..Q0];

Equations

Sinc.Clk=Clk;

​

No es necesaria

La asignación

Sinc=[Q2..Q0];

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

1.- Paro que, al oprimirlo sin importar el valor de S al llegar la señal de Clk el sistema deberá de permanecer en el mismo estado y al soltarlo continuar partiendo del estado actual hacia la secuencia correspondiente al valor de S.

​

Al diseño secuencial síncrono anterior incluya 3 entradas:

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

1.- Paro que, al oprimirlo sin importar el valor de S al llegar la señal de Clk el sistema deberá de permanecer en el mismo estado y al soltarlo continuar partiendo del estado actual hacia la secuencia correspondiente al valor de S.

​

2.- LT (prueba de lampara) que al oprimirlo al llegar la señal de Clk se deberán de encender todas las lámparas sin importar el valor de S o P y al soltarlo regresar al estado en donde están todas las lampara apagadas.

​

Al diseño secuencial síncrono anterior incluya 3 entradas:

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

1.- Paro que, al oprimirlo sin importar el valor de S al llegar la señal de Clk el sistema deberá de permanecer en el mismo estado y al soltarlo continuar partiendo del estado actual hacia la secuencia correspondiente al valor de S.

​

2.- LT (prueba de lampara) que al oprimirlo al llegar la señal de Clk se deberán de encender todas las lámparas sin importar el valor de S o P y al soltarlo regresar al estado en donde están todas las lampara apagadas.

​

3.- Rst (Restablecer) de modo que al oprimirlo al llegar la señal de Clk sin importar la condición actual el sistema regrese al estado en donde están todas las lampara apagadas y al soltarlo continuar con la secuencia correspondiente al valor de S.

Al diseño secuencial síncrono anterior incluya 3 entradas:

El reset es síncrono�y depende

del pulso de Clk

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Notas: Al oprimir LT al llegar la señal de Clk se deberán de encender todas las lámparas E7 sin importar el valor de S o P y al soltarlo regresar al estado en donde están todas las lampara apagadas.

​

Al oprimir Rst al llegar la señal de Clk sin importar la condición actual el sistema regrese al estado en donde están todas las lampara apagadas E0.

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Tabla de �Estado siguiente

El reset es síncrono�y depende

del pulso de Clk

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Estableciendo la

prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Código ABEL-HDL

MODULE TRIPLR

"7 Nov 2022

Clk,S,P,LT,Rst pin 1..5;

" salidas Registradas

L2..L0 pin 14..16 istype ‘dc,reg';

L=[L2..L0];

equations

L.clk=Clk;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Código ABEL-HDL

Declarations

E0=[0,0,0];

E1=[0,0,1];

E2=[0,1,0];

E3=[0,1,1];

E4=[1,0,0];

E5=[1,0,1];

E6=[1,1,0];

E7=[1,1,1];

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Código ABEL-HDL

State_diagram L

State E0:

IF !Rst&!LT&!P&!S then E1;

IF !Rst&!LT&!P&S then E3;

IF !Rst&!LT&P then E0;

IF !Rst & LT then E7;

IF Rst then E0;

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Código ABEL-HDL

State_diagram L

State E0:

IF !Rst&!LT&!P&!S then E1;

IF !Rst&!LT&!P&S then E3;

IF !Rst&!LT&P then E0;

IF !Rst & LT then E7;

IF Rst then E0;

State E0:

IF Rst then E0 else if LT then E7 else if P then E0 else if S then E3 else E1;

E0=[0,0,0];

Else If encadenamiento con Prioridad

Juan Angel Garza Garza

Sistemas Digitales

Electrónica Digital I

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Código ABEL-HDL

State E1:

IF !Rst&!LT&!P&!S then E2;

IF !Rst&!LT&!P&S then E2;

IF !Rst&!LT&P then E1;

IF !Rst&LT then E7;

IF Rst then E0;

State E1:

IF Rst then E0 else if LT then E7 else if P then E1 else E2;