1 of 80

Diseño Combinacional

Nunca desistas de un sueño.

Sólo trata de ver las señales que te lleven a él.

Paulo Coelho

Rancho el Milagro, Cerralvo N.L.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

2 of 80

Diseño de Sistemas Combinacionales

Diseño en Ingeniería:

Es la creación y desarrollo de un producto, proceso o sistema económicamente viable para satisfacer necesidades definidas por un cliente o proceso.

Andrew McLaren, Approaches to the Teaching of Design, Engineering Subject Centre, The Higher Education Academy, University of Sheffiled UK, 2008, ISBN 978-1-904804-802

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

3 of 80

Sistema Combinacional

Es aquel bloque digital en donde los valores de salida dependen únicamente de las combinaciones de entrada.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

4 of 80

Un sistema combinacional puede estar compuesto de una sola operación.�

¿De que depende que la salida de la operación AND valga uno?

​

De que sus entradas tengan el valor de uno

La salida solo depende de las combinaciones de entrada.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

5 of 80

Un sistema combinacional puede tener una o más entradas y/o una o mas salidas y el número de entradas puede ser mayor, menor o igual al número de salidas.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

6 of 80

Aplicaciones de los sistemas Combinacionales

Sistema Combinacional

Funciones �Lógicas y �Aritméticas

Sumadores

Multiplication

Division

Comparación

Subestructuras

Transmisión de datos

Multiplexer

De-Multiplexer

Encoder

Decoder

Convertidores de código

Binario, Gray, Jhonson

Wan-Go, BCD, 2421, Aiken, Ex3, 7 segmentos

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

7 of 80

Método del Diseño Combinacional

1.- Especificar el Sistema

2.- Determinar entradas y salidas

3.- Construir la Tabla de Verdad

4.- Ecuaciones Mínimas

5.- Diagrama Esquemático

7.- Construir un Prototipo

6.- Simulación

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

8 of 80

1.- Especificar el Sistema

En esta parte se detalla el propósito del diseño

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

9 of 80

2.- Determinar entradas y salidas

De las variables que intervienen en el problema hay que identificar cuales y cuantas son de entrada y de salida.

ENTRADAS

SALIDAS

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

10 of 80

3.- Construir la Tabla de Verdad

Trasladar el Comportamiento del sistema a una tabla de verdad, indicando para cada combinación de entrada la salida o salidas mas convenientes para el diseño

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

11 of 80

4.- Ecuaciones Mínimas

Para obtener las ecuaciones mínimas se puede utilizar algún método de simplificación como LogicAid, manipulación algebraica, mapas de Karnaugh, etc

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

12 of 80

5.- Diagrama Esquemático

Después de haber obtenido las ecuaciones mínimas se representa en forma de símbolos para su análisis y comprensión.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

13 of 80

6.- Simulación

En el software utilizado para el diseño ya se captura esquemática o HDL nos permite hacer una simulación y comprobar su funcionamiento antes de implementarlo.

Proteus

Test Vectors

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

14 of 80

7.- Construir un Prototipo

Se tienen dos opciones para la implementación

  • Circuitos Integrados de función fija (TTL o CMOS)
  • Dispositivos Lógicos Programables (PLD’s)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

15 of 80

Diseño con PLD

En los Dispositivos Lógicos Programables (PLD’s) se puede diseñar mediante :

  • Captura esquemática
  • Un Lenguaje de Descripción de Hardware (HDL)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

16 of 80

Lenguaje de Descripción de Hardware (HDL)

a) Las Ecuaciones

b) La Tabla De Verdad

c) La Descripción del Problema.

FAL(P, O, L)= O(P +L)

WHEN !A&!B&!C THEN Y=L0;

WHEN !A&!B&C THEN Y=L1;

WHEN !A&B&!C THEN Y=L2;

Diseño con PLD

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

17 of 80

Método del Diseño Combinacional

1.- Especificar el Sistema

2.- Determinar entradas y salidas

3.- Construir la Tabla de Verdad

4.- Ecuaciones Mínimas

5.- Diagrama Esquemático

7.- Construir un Prototipo

6.- Simulación

HDL

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

18 of 80

Ejemplo 1

En una granja se tiene:

  • Un granero con una puerta muy grande y pesada en donde se requiere de varias personas para abrirla o cerrarla
  • Un corral de ovejas
  • Además ocasionalmente llegan lobos

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

19 of 80

El granjero necesita el diseño de un sistema de alarma de modo que:

​

1.- Se active cuando las ovejas estén fuera del corral y la puerta abierta, para hacer una acción correctiva ya sea cerrar la puerta del granero o poner las ovejas en su corral.

​

2.-También deberá de activarse la alarma cuando estén los lobos próximos y las ovejas fuera del corral, para hacer la acción correctiva de ahuyentar a los lobos.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

20 of 80

1.-Especificar el Sistema

Las variables que intervienen son Puerta, Ovejas, Lobos y la Alarma para las primeras tres se tienen sensores de detección de modo que:

​

Puerta

Si esta abierta = 1, Si esta cerrada =0

​

Ovejas

Si están fuera del corral =1, Si están dentro del corral =0

​

Lobos

Si están próximos = 1, Si están lejos =0

​

Para el dispositivo de alarma se considera que:

Alarma

Se activa con un 1, Se desactiva con un 0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

21 of 80

2.- Determinar entradas y salidas.

Podemos decir que:

La puerta, Ovejas y Lobos (P, O y L) son las entradas del sistema.

Mientras que la alarma (AL) es la salida.

Representada a continuación en un diagrama de bloques.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

22 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

Puerta

Si esta abierta = 1

Si esta cerrada =0

​

Ovejas

Si están fuera del corral =1

Si están dentro =0

​

Lobos

Si están próximos = 1,

Si están lejos =0

​

Alarma

Se activa con un 1,

Se desactiva con un 0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

23 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

las ovejas estén fuera del corral y la puerta abierta �o

los lobos próximos y las ovejas fuera del corral

Puerta

Si esta abierta = 1

Si esta cerrada =0

​

Ovejas

Si están fuera del corral =1

Si están dentro =0

​

Lobos

Si están próximos = 1,

Si están lejos =0

​

Alarma

Se activa con un 1,

Se desactiva con un 0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

24 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

las ovejas estén fuera del corral y la puerta abierta �o

los lobos próximos y las ovejas fuera del corral

Puerta

Si esta abierta = 1

Si esta cerrada =0

​

Ovejas

Si están fuera del corral =1

Si están dentro =0

​

Lobos

Si están próximos = 1,

Si están lejos =0

​

Alarma

Se activa con un 1,

Se desactiva con un 0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

25 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

las ovejas estén fuera del corral y la puerta abierta �o los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

26 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

1

las ovejas estén fuera del corral y la puerta abierta �o los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

27 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

1

0

las ovejas estén fuera del corral y la puerta abierta �o los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

28 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

1

0

0

las ovejas estén fuera del corral y la puerta abierta �o los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

29 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

1

0

0

1

las ovejas estén fuera del corral y la puerta abierta �o

los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

30 of 80

3.- Trasladar el comportamiento a una tabla de verdad.

En este paso hay que decidir el valor de la salida (0 o 1) para cada una de las posibles combinaciones de entrada:

m

P

O

L

AL

0

0

0

0

​

1

0

0

1

​

2

0

1

0

​

3

0

1

1

​

4

1

0

0

​

5

1

0

1

​

6

1

1

0

​

7

1

1

1

​

0

0

0

1

0

0

1

1

las ovejas estén fuera del corral y la puerta abierta �o los lobos próximos y las ovejas fuera del corral

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

31 of 80

m

P

O

L

AL

0

0

0

0

0

1

0

0

1

0

2

0

1

0

0

3

0

1

1

1

4

1

0

0

0

5

1

0

1

0

6

1

1

0

1

7

1

1

1

1

4.- Minimizar Para efectuar la simplificación podemos hacer uso de LogicAid

AL (P,O,L)=Σ ( 3, 6, 7)

FAL(P, O, L)= O(P +L)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

32 of 80

6.- Implementar

Para programar un DLP con la función deseada

puede ser a través de :

1.- Captura esquemática

2.- Lenguaje de Descripción de Hardware (HDL)

a) Las Ecuaciones

b) La Tabla De Verdad

c) La Descripción Del Problema.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

33 of 80

Lenguaje de Descripción de Hardware (HDL)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

34 of 80

MODULE ovejas

“19 SEP 2018

“Entradas

P,O,L pin 1,2,3;

“Salida

Al pin 14 istype 'com';

equations

Al=O&(P#L);

END

Ecuación

AL= O(P+L)

Formato Abel-HDL

Al=O&(P#L);

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

35 of 80

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

36 of 80

Archivo en formato ABEL-HDL incluyendo la simulación

MODULE ovejas

"entradas

P,O,L pin 1,2,3;

"salida

Al pin 14 istype 'com';

equations

Al=O&(P#L);

test_vectors

([P,O,L]->Al)

[0,0,0]->.x.;

[0,0,1]->.x.;

[0,1,0]->.x.;

[0,1,1]->.x.;

[1,0,0]->.x.;

[1,0,1]->.x.;

[1,1,0]->.x.;

[1,1,1]->.x.;

END

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

37 of 80

Simulación

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

38 of 80

Lenguaje de Descripción de Hardware (HDL)

a) Las Ecuaciones

b) La Tabla De Verdad

c) La Descripción Del Problema.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

39 of 80

Partes de un programa en ABEL-HDL

1

Module inicio del programa máximo 8 caracteres no números

2

“ Comentarios opcional

3

Declaration asignación de terminales de entrada y salida

4

Descripción lógica (ecuaciones, Tabla de verdad etc.)

5

Test_vectors (vectores de prueba opcional)

6

End fin del programa

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

40 of 80

Always consider the whole system.... �Siempre considere en todo el diseño de un sistema

Prof. Dr. H. Kirrmann

ABB Research Center, Baden, Switzerland

Que la solución más poderosa, a veces no es la mejor solución

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

41 of 80

Actividades y proyectos en proceso

​

Actividad

puntos

Fecha límite

PF5

Solución del examen

F

Martes 8 de octubre

PF6

Diseño Combinacional con HDL

F

Viernes 11 de octubre

PF7

Multiplexor

5

jueves 17 de octubre

AF3

Decodificador con Display

10

Martes 29 de octubre

PF8

Flip Flops

F

Jueves 31 de octubre

Pulsos de sincronía

5

Martes 5 de noviembre

AF4

Diseño Secuencial

10

Miércoles 13 de noviembre

AF5

PIA

40

Día del examen

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

42 of 80

Lenguaje de Descripción de Hardware ABEL-HDL

Advanced Boolean Expression Language�equations

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

43 of 80

Ejemplo 1

En una granja se tiene:

  • Un granero con una puerta muy grande y pesada en donde se requiere de varias personas para abrirla o cerrarla
  • Un corral de ovejas
  • Además ocasionalmente llegan lobos

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

44 of 80

Archivo en formato ABEL-HDL incluyendo la simulación

MODULE ovejas

"entradas

P,O,L pin 1,2,3;

"salida

Al pin 14 istype 'com';

equations

Al=O&(P#L);

test_vectors

([P,O,L]->Al)

[0,0,0]->.x.;

[0,0,1]->.x.;

[0,1,0]->.x.;

[0,1,1]->.x.;

[1,0,0]->.x.;

[1,0,1]->.x.;

[1,1,0]->.x.;

[1,1,1]->.x.;

END

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

45 of 80

Simulación

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

46 of 80

Método del Diseño Combinacional

1.- Especificar el Sistema

2.- Determinar entradas y salidas

3.- Construir la Tabla de Verdad

4.- Ecuaciones Mínimas

5.- Diagrama Esquemático

7.- Construir un Prototipo

6.- Simulación

ABEL-HDL

Truth_TABLE

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

47 of 80

Ejemplo 2

En un aeropuerto para aviones de carga que consta de solo de cuatro pistas (A, B, C y D), aterrizan dos tipos de aviones:

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

48 of 80

Ejemplo 2

El primero Antonov 225 Mriya, que por su tamaño requiere de tres pistas para aterrizar.

El segundo Airbus 300-600 ST que requiere de solo dos pistas.

Se solicita diseñar, simular y construir un prototipo de un sistema combinacional, que determine que tipo de avión puede aterrizar, teniendo en cuenta que:

El Antonov 225 Mriya tiene prioridad de aterrizar sobre el Airbus 300-600 ST.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

49 of 80

1.-Especificar el Sistema

Las variables que intervienen son:

PISTAS A, B, C y D

Disponible = 1

No disponible =0

Aviones Antonov y Airbus

Permiso para aterrizar =1

No permiso para aterrizar =0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

50 of 80

2.- Determinar las entradas y salidas

Las pistas A, B C y D son las entradas del sistema.

Mientras que permiso para aterrizar para el Antonov o Airbus, son las salidas que representamos a continuación en un diagrama de bloques.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

51 of 80

3.- Trasladar el comportamiento a una tabla de verdad

hay que decidir el valor más conveniente de las salidas (0 o 1) para cada una de las combinaciones de entrada:

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

​

​

1

0

0

0

1

​

​

2

0

0

1

0

​

​

3

0

0

1

1

​

​

4

0

1

0

0

​

​

5

0

1

0

1

​

​

6

0

1

1

0

​

​

7

0

1

1

1

​

​

8

1

0

0

0

​

​

9

1

0

0

1

​

​

10

1

0

1

0

​

​

11

1

0

1

1

​

​

12

1

1

0

0

​

​

13

1

1

0

1

​

​

14

1

1

1

0

​

​

15

1

1

1

1

​

​

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

52 of 80

3.- Trasladar el comportamiento a una tabla de verdad

El Antonov 225 Mriya, requiere de tres pistas para aterrizar.

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

​

​

1

0

0

0

1

​

​

2

0

0

1

0

​

​

3

0

0

1

1

​

​

4

0

1

0

0

​

​

5

0

1

0

1

​

​

6

0

1

1

0

​

​

7

0

1

1

1

1

​

8

1

0

0

0

​

​

9

1

0

0

1

​

​

10

1

0

1

0

​

​

11

1

0

1

1

​

​

12

1

1

0

0

​

​

13

1

1

0

1

​

​

14

1

1

1

0

​

​

15

1

1

1

1

​

​

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

53 of 80

3.- Trasladar el comportamiento a una tabla de verdad

El Antonov 225 Mriya, requiere de tres pistas para aterrizar.

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

​

​

1

0

0

0

1

​

​

2

0

0

1

0

​

​

3

0

0

1

1

​

​

4

0

1

0

0

​

​

5

0

1

0

1

​

​

6

0

1

1

0

​

​

7

0

1

1

1

1

​

8

1

0

0

0

​

​

9

1

0

0

1

​

​

10

1

0

1

0

​

​

11

1

0

1

1

​

​

12

1

1

0

0

​

​

13

1

1

0

1

​

​

14

1

1

1

0

1

​

15

1

1

1

1

​

​

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

54 of 80

3.- Trasladar el comportamiento a una tabla de verdad

El Antonov 225 Mriya, requiere de tres pistas para aterrizar.

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

​

​

1

0

0

0

1

​

​

2

0

0

1

0

​

​

3

0

0

1

1

​

​

4

0

1

0

0

​

​

5

0

1

0

1

​

​

6

0

1

1

0

​

​

7

0

1

1

1

1

​

8

1

0

0

0

​

​

9

1

0

0

1

​

​

10

1

0

1

0

​

​

11

1

0

1

1

​

​

12

1

1

0

0

​

​

13

1

1

0

1

​

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

55 of 80

El Antonov 225 Mriya, requiere de tres pistas para aterrizar.

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

​

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

​

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

​

12

1

1

0

0

0

​

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

F An(A, B, C, D ) = Σm (7, 14, 15)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

56 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

​

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

​

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

​

12

1

1

0

0

0

​

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

57 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

1

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

​

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

​

12

1

1

0

0

0

​

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

58 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

1

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

1

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

​

12

1

1

0

0

0

​

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

59 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

1

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

1

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

1

12

1

1

0

0

0

​

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

60 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

1

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

1

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

​

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

61 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

​

1

0

0

0

1

0

​

2

0

0

1

0

0

​

3

0

0

1

1

0

1

4

0

1

0

0

0

​

5

0

1

0

1

0

​

6

0

1

1

0

0

1

7

0

1

1

1

1

​

8

1

0

0

0

0

​

9

1

0

0

1

0

​

10

1

0

1

0

0

​

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

1

​

15

1

1

1

1

1

​

3.- Trasladar el comportamiento a una tabla de verdad

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

62 of 80

El Airbus 300-600 ST requiere de solo dos pistas

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

0

1

0

0

0

1

0

0

2

0

0

1

0

0

0

3

0

0

1

1

0

1

4

0

1

0

0

0

0

5

0

1

0

1

0

0

6

0

1

1

0

0

1

7

0

1

1

1

1

0

8

1

0

0

0

0

0

9

1

0

0

1

0

0

10

1

0

1

0

0

0

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

1

0

15

1

1

1

1

1

0

3.- Trasladar el comportamiento a una tabla de verdad

F Ai(A, B, C, D ) = Σm (3, 6, 11, 12, 13)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

63 of 80

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

0

1

0

0

0

1

0

0

2

0

0

1

0

0

0

3

0

0

1

1

0

1

4

0

1

0

0

0

0

5

0

1

0

1

0

0

6

0

1

1

0

0

1

7

0

1

1

1

1

0

8

1

0

0

0

0

0

9

1

0

0

1

0

0

10

1

0

1

0

0

0

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

1

0

15

1

1

1

1

1

0

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

64 of 80

MODULE cpistas

“21 sep 2022 Diseño Aeropuerto de 4 pistas

A,B,C,D pin 1..4;

ANTONOV,AIRBUS pin 15,14 istype 'com';

Truth_Table

([A,B,C,D]->[ANTONOV,AIRBUS])

[0,0,0,0]->[0,0];

[0,0,0,1]->[0,0];

[0,0,1,0]->[0,0];

[0,0,1,1]->[0,1];

[0,1,0,0]->[0,0];

[0,1,0,1]->[0,0];

[0,1,1,0]->[0,1];

[0,1,1,1]->[1,0];

[1,0,0,0]->[0,0];

[1,0,0,1]->[0,0];

[1,0,1,0]->[0,0];

[1,0,1,1]->[0,1];

[1,1,0,0]->[0,1];

[1,1,0,1]->[0,1];

[1,1,1,0]->[1,0];

[1,1,1,1]->[1,0];

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

0

1

0

0

0

1

0

0

2

0

0

1

0

0

0

3

0

0

1

1

0

1

4

0

1

0

0

0

0

5

0

1

0

1

0

0

6

0

1

1

0

0

1

7

0

1

1

1

1

0

8

1

0

0

0

0

0

9

1

0

0

1

0

0

10

1

0

1

0

0

0

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

1

0

15

1

1

1

1

1

0

Programación en ABEL-HDL

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

65 of 80

MODULE cpistas

“21 sep 2022

" Diseño combinacional

"Aeropuerto de 4 pistas

A,B,C,D pin 1..4;

ANTONOV,AIRBUS pin 15,14 istype 'com';

Truth_Table

([A,B,C,D]->[ANTONOV,AIRBUS])

[0,0,1,1]->[0,1];

[0,1,1,0]->[0,1];

[0,1,1,1]->[1,0];

[1,0,1,1]->[0,1];

[1,1,0,0]->[0,1];

[1,1,0,1]->[0,1];

[1,1,1,0]->[1,0];

[1,1,1,1]->[1,0];

Las salidas de las combinaciones no listadas

en la tabla las toma como cero

m

A

B

C

D

ANTONOV

AIRBUS

0

0

0

0

0

0

0

1

0

0

0

1

0

0

2

0

0

1

0

0

0

3

0

0

1

1

0

1

4

0

1

0

0

0

0

5

0

1

0

1

0

0

6

0

1

1

0

0

1

7

0

1

1

1

1

0

8

1

0

0

0

0

0

9

1

0

0

1

0

0

10

1

0

1

0

0

0

11

1

0

1

1

0

1

12

1

1

0

0

0

1

13

1

1

0

1

0

1

14

1

1

1

0

1

0

15

1

1

1

1

1

0

Programación en ABEL-HDL

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

66 of 80

MODULE cpistas

" 21 sep 2022

" Diseño combinacional

"Aeropuerto de 4 pistas

A,B,C,D pin 1..4;

ANTONOV,AIRBUS pin 15,14 istype 'com';

Truth_Table

([A,B,C,D]->[ANTONOV,AIRBUS])

[0,0,1,1]->[0,1];

[0,1,1,0]->[0,1];

[0,1,1,1]->[1,0];

[1,0,1,1]->[0,1];

[1,1,0,0]->[0,1];

[1,1,0,1]->[0,1];

[1,1,1,0]->[1,0];

[1,1,1,1]->[1,0];

Test_vectors

([A,B,C,D]->[ANTONOV,AIRBUS])

[0,0,0,0]->[0,0];

[0,0,0,1]->[0,0];

[0,0,1,0]->[0,0];

[0,0,1,1]->[0,1];

[0,1,0,0]->[0,0];

[0,1,0,1]->[0,0];

[0,1,1,0]->[0,1];

[0,1,1,1]->[1,0];

[1,0,0,0]->[0,0];

[1,0,0,1]->[0,0];

[1,0,1,0]->[0,0];

[1,0,1,1]->[0,1];

[1,1,0,0]->[0,1];

[1,1,0,1]->[0,1];

[1,1,1,0]->[1,0];

[1,1,1,1]->[1,0];

END

​

Las salidas de las combinaciones no listadas

en la tabla las toma como cero

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

67 of 80

Test_vectors

6.-Simulación

F Ai(A, B, C, D ) = Σm (3, 6, 11, 12, 13)

F An(A, B, C, D ) = Σm (7, 14, 15)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

68 of 80

PROTEUS

6.-Simulación

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

69 of 80

5 Pistas

m

A

B

C

D

E

ANTONOV

AIRBUS

N(10)

3

0

0

0

1

1

0

1

1

6

0

0

1

1

0

0

1

1

7

0

0

1

1

1

1

0

2

11

0

1

0

1

1

0

1

1

12

0

1

1

0

0

0

1

1

13

0

1

1

0

1

0

1

1

14

0

1

1

1

0

1

0

2

15

0

1

1

1

1

1

0

2

19

1

0

0

1

1

0

1

1

22

1

0

1

1

0

0

1

1

23

1

0

1

1

1

1

0

2

24

1

1

0

0

0

0

1

1

25

1

1

0

0

1

0

1

1

26

1

1

0

1

0

0

1

1

27

1

1

0

1

1

0

1

1

28

1

1

1

0

0

1

0

2

29

1

1

1

0

1

1

0

2

30

1

1

1

1

0

1

0

2

31

1

1

1

1

1

1

1

3

A

B

C

D

E

F Ai(A, B, C, D )=Σm (3, 6,11,12, 13, 19,22,24,25,26,27,31)

F An(A, B, C, D )=Σm (7, 14, 15, 23, 28, 29, 30, 31)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

70 of 80

m

A

B

C

D

ANTONOV

AIRBUS

N(10)

0

0

0

0

0

0

0

​

1

0

0

0

1

0

0

​

2

0

0

1

0

0

0

​

3

0

0

1

1

0

1

1

4

0

1

0

0

0

0

​

5

0

1

0

1

0

0

​

6

0

1

1

0

0

1

1

7

0

1

1

1

1

0

2

8

1

0

0

0

0

0

​

9

1

0

0

1

0

0

​

10

1

0

1

0

0

0

​

11

1

0

1

1

0

1

1

12

1

1

0

0

0

1

1

13

1

1

0

1

0

1

1

14

1

1

1

0

1

0

2

15

1

1

1

1

1

0

2

P=[A,B,C,D];

S=[AN,AI];

Truth_Table

(P->S)

3->1;

6->1;

7->2;

11->1;

12->1;

13->1;

14->2;

15->2;

En ABEL-HDL se pueden definir conjuntos de valores binarios para agrupar varias señales en una sola variable compuesta.�Por ejemplo: P=[A,B,C,D]; S=[AN,AI];�Esto permite representar un grupo de bits como una variable única, similar a un valor decimal

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

71 of 80

5 Pistas

MODULE CPISTAS

A,B,C,D,E PIN 1..5;

AN,AB PIN 15,14 ISTYPE 'COM';

" 21 sep 2022

"JAGG

P=[A,B,C,D,E];

S=[AN,AB];

​

TRUTH_TABLE

(P->S)

3->1;

6->1;

7->2;

11->1;

12->1;

13->1;

14->2;

15->2;

19->1;

22->1;

23->2;

24->1;

25->1;

26->1;

27->1;

28->2;

29->2;

30->2;

31->3;

TEST_vECTORS

(P->S)

0->.X.;

1->.X.;

2->.X.;

3->.X.;

4->.X.;

5->.X.;

6->.X.;

7->.X.;

8->.X.;

9->.X.;

10->.X.;

11->.X.;

12->.X.;

13->.X.;

14->.X.;

15->.X.;

16->.X.;

17->.X.;

18->.X.;

19->.X.;

20->.X.;

21->.X.;

22->.X.;

23->.X.;

24->.X.;

25->.X.;

26->.X.;

27->.X.;

28->.X.;

29->.X.;

30->.X.;

31->.X.;

F Ai(A, B, C, D ) = Σm (3, 6, 11, 12, 13)

F An(A, B, C, D ) = Σm (7, 14, 15)

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

72 of 80

MODULE cpistas

" 21 sep 2022

" Diseño combinacional

"Aeropuerto de 4 pistas

A,B,C,D pin 1..4;

ANTONOV,AIRBUS pin 15,14 istype 'com';

Truth_Table

(P->S)

3->1;

6->1;

7->2;

11->1;

12->1;

13->1;

14->2;

15->2;

Test_vectors

(P->S)

0->0;

1->0;

2->0;

3->1;

4->0;

5->0;

6->0;

7->2;

8->0;

9->0;

10->0;

11->1;

12->1;

13->1;

14->0;

15->2;

END

​

Las salidas de las combinaciones no listadas

en la tabla las toma como cero

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

73 of 80

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

74 of 80

Método del diseño Combinacional HDL y PLD

Circuito

​

Captura esquemática

Ecuación

Equations

ABEL-HDL

Tabla de verdad

Truth_table

Descripción del �comportamiento

When, Then, Else

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

75 of 80

Lenguaje de Descripción de Hardware (HDL) Ecuaciones

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

76 of 80

Método del Diseño Combinacional

1.- Especificar el Sistema

2.- Determinar entradas y salidas

3.- Construir la Tabla de Verdad

4.- Ecuaciones Mínimas

5.- Diagrama Esquemático

7.- Construir un Prototipo

6.- Simulación

HDL

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

77 of 80

Método del diseño Combinacional HDL y PLD

Circuito

​

Captura esquemática

Ecuación

Equations

ABEL-HDL

Tabla de verdad

Truth_table

Descripción del �comportamiento

When, Then, Else

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

78 of 80

Proyecto Formativo 7

Diseño de sistemas combinacionales

​

Objetivo�En el AF2 resolviste el Problema 4 mediante captura esquemática. Ahora, en el PF7, deberás reimplantar el mismo problema utilizando un Lenguaje de Descripción de Hardware (HDL), específicamente ABEL-HDL, siguiendo un flujo de diseño estructurado.

​

Competencia específica�Aplicar un método sistemático de diseño digital para trasladar un requerimiento funcional (Problema 4 del AF2) a una implementación en HDL sobre un PLD, realizando la simulación para comprobar su funcionamiento correcto, y validando la solución mediante la implementación en una tablilla de conexiones.

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

79 of 80

Reporte, Archivos entregables

Tabla de verdad�formas canónicas

Diagrama de Bloques

Código ABEL-HDL

Test_Vectors

Imagen de la simulación, PIN OUT

Diagrama esquemático en PROTEUS

Proyecto Formativo 7

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG

80 of 80

Con que se quedan de esta clase ?

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Diseño de Sistemas Combinacionales

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

JAGG

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica

Diseño Combinacional

Diseño de Sistemas Combinacionales

Sistemas Digitales

Electrónica Digital I

JAGG