1
Contenu du module
Cours:
CH1. SYSTÈMES DE NUMÉRATIONS
CH2. FONCTIONS LOGIQUES ET ALGÈBRE DE BOOLE
CH 3. LOGIQUE COMBINATOIRE
CH 4. LOGIQUE SEQUENTIELLE
Travaux pratiques :
TP1 : Fonctionnement et réalisation de fonctions logiques de base
TP2 : Fonctionnement des circuits combinatoires et arithmétiques
TP3 : Bascules et réalisations de compteurs/décompteurs synchrones.
TP4 : Compteurs/décompteurs asynchrones et réalisation de registres à décalage.
2
CH3. Logique Combinatoire
Un circuit logique combinatoire est un circuit dont les sorties dépendent uniquement de la combinaison des états des entrées à l’instant de l’observation.
On distingue comme opérateurs combinatoires standard:
• Opérateurs de transcodage.
• Opérateurs d’aiguillage.
• Opérateurs arithmétiques.
• Opérateurs de comparaison.
Circuit logique combinatoire
E0,
E1
En-1
S0,
S1
Sp-1
.
.
.
.
.
.
.
.
3
CH3. Logique Combinatoire
C’est un circuit qui traduit les valeurs d’une entrée dans un code choisi. Un codeur (ou encodeur) est un circuit logique qui possède 2n voies d’entrées dont une seule est activée et N voies de sorties .
Codeur
CI
74LS147
E0,
E1
E2n-1
.
.
.
.
.
.
.
.
S0,
S1
Sn-1
Représentation du rang de l’entrée
en sortie sur N bits
Une seule entrée
active à la fois
4
CH3. Logique Combinatoire
exemple1: codeur décimal
reçoit un chiffre décimal sur une des dix entrées et génère l’équivalent binaire sur les
sorties.
Table de vérité
Equations des sorties
S0=E1+E3+E5+E7+E9
S1=E2+E3+E6+E7
S2=E4+E5+E6+E7
S3=E8+E9
N° | E9 | E8 | E7 | E6 | E5 | E4 | E3 | E2 | E1 | E0 | S3 | S2 | S1 | S0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
3 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
4 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
5 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 |
6 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
7 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
8 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
9 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 |
5
CH3. Logique Combinatoire
exemple1: codeur décimal
Equations des sorties Logigramme
S0=E1+E3+E5+E7+E9
S1=E2+E3+E6+E7
S2=E4+E5+E6+E7
S3=E8+E9
≥1
S0
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9
≥1
≥1
≥1
S1
S2
S3
6
CH3. Logique Combinatoire
Le décodeur réalise la fonction inverse de celle du codeur. Il possède N entrées et 2N sorties. On peut considérer que ce circuit code en décimal le mot binaire des entrées et active la sortie correspondante (chacune des sorties étant associée à un chiffre décimal différent) .
Décodeur
CI
74LS147
E0
E1
EN
.
.
.
.
.
.
.
S0
S1
S2N-1
Mots binaire
sur N bits
Une seule sortie
active à la fois
7
CH3. Logique Combinatoire
exemple1: codeur 3 vers 8
Table de vérité
Equations des sorties
S0=
S1=
S3=
N° | E2 | E1 | E0 | S7 | S6 | S5 | S4 | S3 | S2 | S1 | S0 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
2 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
3 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
4 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
5 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
6 | 1 | 1 | 0 | 0 | 1 | 0 | | 0 | 0 | 0 | 0 |
7 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
8
CH3. Logique Combinatoire
Un transcodeur DCB-7 segments permet de générer les signaux logiques adéquats pour afficher sur un afficheur à 7 segments la valeur décimale (de 0 à 9) correspondant à la valeur binaire de l’entrée.
CI : 74LS47
9
CH3. Logique Combinatoire
Table de vérité
Equation des sorties
TK
a=
b=
c=
.
.
.
g=
N° | A | B | C | D | a | b | c | d | e | f | g |
0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 |
5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
6 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 |
7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
10
CH3. Logique Combinatoire
Circuit à 2n entrées d’informations, n entrées de sélection, et une seule sortie. Il permet
l’aiguillage de l’une de ces entrées vers la sortie.
Circuit intégré :
74LS157 MUX 1 parmi 2
74LS153 MUX 1 parmi 4
74LS151 MUX 1 parmi 8
74LS150 MUX 1 parmi 16
Schéma fonctionnel d’un multiplexeur
MUX
E0
E1
E2n-1
s
E
Validation
An-1 A1 A0
2n Entrées
11
CH3. Logique Combinatoire
Exemple: MUX 1 parmi 4
La table de vérité correspondante est la suivante :
Equation:
S=
Exercice 1:
Soit la fonction F(A, B, C, D) = Σ (2, 3, 5, 7, 11, 13).
réaliser cette fonction avec un multiplexeur
N° | A | B | S |
0 | 0 | 0 | D0 |
1 | 0 | 1 | D1 |
2 | 1 | 0 | D2 |
3 | 1 | 1 | D3 |
12
CH3. Logique Combinatoire
Un démultiplexeur réalise l’opération inverse de celle du multiplexeur. Il s’agit d’un
circuit possédant :
- n entrées de commande (ou d’adresse) : A0…An-1 ;
- 2n sorties : S0…S2n-1;
- une entrée de donnée D.
Un démultiplexeur recopie l’entrée D
sur la sortie correspondant à la valeur
présente sur les entrées d’adresse.
Une sortie non sélectionnée est à 0.
Circuit intégré :
4067 DEMUX 1 vers 16
74LS154 DEMUX 1 vers 16
74LS138 DEMUX 1 vers 8
74LS156 DEMUX 1 vers 4
Schéma fonctionnel d’un démultiplexeur
DEMUX
S0
S1
S2n-1
D
E
Validation
An-1 A1 A0
2n Sorties
13
CH3. Logique Combinatoire
Il s’agit ici de l’addition arithmétique. Le symbole utilisé est le +, mais l’opération est
différente de la somme logique.
Un demi-additionneur fourni la somme S et la retenue C de deux bits a et b sans tenir
compte de la retenue de l’étage précédent.
CI : 74283 Table de vérité Equation
Logigramme
a | b | S | C |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
14
CH3. Logique Combinatoire
Un additionneur complet comporte 3 entrées : les deux bits à additionner a et b, et la
retenue issue de l’addition des 2 bits de rang inférieur (dite entrante), Ci.
Il possède 2 sorties : la somme S et la retenue sortante Ci+1.
Table de vérité Equation
Logigramme
Circuit intégré :
74LS183
Ci | a | b | S | Ci+1 |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
15
CH3. Logique Combinatoire
L’addition de deux mots de n bits nécessite n additionneurs. La retenue se propage des
éléments binaires de poids le plus faible vers les éléments binaires de poids le plus fort
Additionneur
de mots de
4 bits
16
CH3. Logique Combinatoire
La soustraction se résume à une opération d’addition, si on exprime les
nombres négatifs selon la notation en complément à 2.
Pour effectuer cette soustraction en utilisant l’additionneur 7483, il faut tout d’abord effectuer le complément à 2 de b0b1b2b3 , pour cela on prend le complément à 1 à l’aide des inverseurs et on ajoute ensuite 1 au bit de poids le plus faible à C0
17
CH3. Logique Combinatoire
Soient deux nombres binaires à 1 bit A et B , le comparateur permet d’affirmer que A est
supérieur (S) , inférieur (I) ou égal (E) à B .
Table de vérité Equation
Logigramme
A | B | S | I | E |
0 | 0 | 0 | 0 | 1 |
0 | 1 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 1 |
18
CH3. Logique Combinatoire
Pour comparer deux nombres binaires de n bits, il faut effectuer une comparaison bit par bit, en commençant par les bits de poids le plus fort, s’ils sont égaux on passe aux bits de poids immédiatement inférieur et ainsi de suite….etc.
Exercice2:
Soit A= a0a1….an-2an-1 et B=b0b1….bn-2bn-1 les deux nombres à n bits
Trouver les équations de E, I, S
19
CH4. Logique Séquentielle
Circuit dont l’état des sorties dépend non seulement des entrées mais également de l’état antérieur des sorties. Ces circuits doivent donc être capables de mémoriser.
20
CH4. Logique Séquentielle
Les systèmes séquentiels se classent en 2 catégories :
Dans les circuits séquentiels asynchrones, les sorties changent d’états dès qu’Il y a changements des états des entrées.
Dans ce type de circuits les sorties changent d’états après avoir eu une autorisation d’un signal de synchronisation appelé souvent signal « Horloge » noté H ou CLK.
Les circuits séquentiels fondamentaux sont :
– bascules ;
– compteurs ;
– registres ;
21
CH4. Logique Séquentielle
LES BASCULES ASYNCHRONES
Les bascules sont des circuits logiques séquentiels à 2 deux sortie complémentaires Q et Q̅ (bistable), pouvant mémoriser une information élémentaire: ce sont des mémoires élémentaires.
La bascule RS asynchrone
Symbole Logigramme
S: entrée de mise à 1 (Set)
R: entrée de mise à 0 (Reset) à l’aide des portes NOR à l’aide des portes NAND
22
CH4. Logique Séquentielle
La bascule RS asynchrone
Table de vérité réduite : Equations:
Qn+1= R̅ Qn +S
Qn+1= R̅ (Qn +S)
R | S | Qn+1 | Mode de fonctionnement |
0 | 0 | Qn | état initial (mémoire) |
0 | 1 | 1 | mise à 1 |
1 | 0 | 0 | mise à 0 |
1 | 1 | X | interdit |
NB : L’état R=S=1 est un état interdit puisqu’il nous donne le deux sorties complémentaires Q et Q̅ au même état ce qui n’est pas logique.
23
CH4. Logique Séquentielle
Bascule D asynchrone
Symbole Logigramme Table de vérité
Equation de sortie:
Qn+1= D
D | Qn+1 | Mode de fonctionnement |
0 | 0 | mise à 0 |
1 | 1 | mise à 1 |
24
CH4. Logique Séquentielle
Bascule JK asynchrone
Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition indéterminée, mais par contre la bascule passe à l’état opposé.
Symbole Logigramme Table de vérité réduite
Equation de sortie
Qn+1=JQ̅n+ K̅Qn
JK
J
K
Q
Q̅
J | K | Qn+1 | Mode de fonctionnement |
0 | 0 | Qn | état initial (mémoire) |
0 | 1 | 0 | mise à 0 |
1 | 0 | 1 | mise à 1 |
1 | 1 | Q̅n | basculement |
25
CH4. Logique Séquentielle
Bascule T asynchrone
La bascule T est obtenue en reliant les entrées J et K d’une bascule JK.
Symbole Logigramme Table de vérité réduite
Equation de sortie
Qn+1=TQ̅n+ T̅Qn
= T + Qn
T | Qn+1 | Mode de fonctionnement |
0 | Qn | mémorisation |
1 | Q̅n | basculement |
26
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Une bascule est synchrone quand ses sorties ne changent d’état que si un signal supplémentaire est appliquée sur une entrée, dite entrée d’horloge (notée H, T ou CLK).
On appelle montée ou front montant d'un signal H, le passage de H de " 0 " à " 1 ", et descente ou front descendant de H le passage inverse de H de " 1" à " 0 .
27
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Forçage des bascules
Certaines bascules sont équipées des entrées particulières asynchrones (c.à.d indépendantes de l’horloge), permettant l’initialisation des bascules.
Symbole Logigramme Table de vérité réduite
CLR : Clear : remise à " 0 "
PR : Preset : remise à " 1 «
PR = 0 et CR=0 🡺 Fonctionnement normal : Q dépend des valeurs des entrées (S, R et H)
Pr | Cr | Q | Q̅ |
0 | 0 | Q | Q̅ |
0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | x | x |
28
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Bascule RST:
Symbole Logigramme Table de vérité réduite
H | S | R | Qn+! |
0 | X | X | Qn |
1 | 0 | 0 | Qn |
1 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | x | x |
29
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Bascule D (Delay) :
recopie la valeur de D sur Q à chaque impulsion d’horloge.
Symbole Logigramme Table de vérité réduite
H | D | Qn+! |
0 | X | Qn |
1 | 0 | 0 |
1 | 1 | 1 |
30
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Bascule JK :
JK lève l’ambiguïté de l’état interdit
– J = Jump ( mise à 1)
– K = Kill ( mise à 0)
Symbole Logigramme Table de vérité réduite
Clk | J | K | Qn+! |
0 | X | X | Qn |
1 | 0 | 0 | Qn |
1 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | x | Q̅n |
31
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
bascule T (timing):
Obtenue en appliquant les mêmes valeurs aux deux entrées d'une bascule JK. elle change d’état à chaque impulsion d’horloge. Ces bascules jouent le rôle d’un diviseur par 2 de fréquence.
Symbole Logigramme Table de vérité réduite
H | T | Qn+! |
0 | X | Qn |
1 | 0 | Qn |
1 | 1 | Q̅n |
32
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Bascules J-K Maitre-Esclave:
Pb: Quand J=K= 1 et H=1 des oscillations pendant la durée du signal d’horloge (Th)
Solution: au lieu d'un simple asservissement (bascule J-K) on monte en cascade deux bascules R-S en asservissant les entrées de la première (Maitre) aux sorties de la seconde (Esclave)
33
CH4. Logique Séquentielle
LES BASCULES SYNCHRONES
Bascules J-K Maitre-Esclave:
Pb: Quand J=K= 1 et H=1 des oscillations pendant la durée du signal d’horloge (Th)
Solution: au lieu d'un simple asservissement (bascule J-K) on monte en cascade deux bascules R-S en asservissant les entrées de la première (Maitre) aux sorties de la seconde (Esclave)
À la l’instant tn , le signal d'horloge est haut pour le maitre, bas pour l'esclave. Par conséquent Qn est invariant pendant la durée de Th et le problème précédent est résolu
Quand le signal d'horloge revient a 0 pour le maitre qui devient bloque, l'esclave est libéré et on a alors
✔ on a transféré l‘état de la bascule maitre a la bascule esclave
34
CH4. Logique Séquentielle
COMPTEURS ET DÉCOMPTEURS
Compteurs asynchrones:
Un compteur asynchrone est constitué de plusieurs bascules en cascade. La première bascule
reçoit le signal d’horloge CLK, le deuxième reçoit comme signal d’horloge le signal de sortie
de la bascule précédente et ainsi de suite.
La capacité de comptage (N) fixe le nombre de bascules (n) :
Exemple 1 : Compteur asynchrone modulo 8, avec des bascules JK à front descendant.
Bascules à front descendant donc
H0 = CLK Et Hi= Qi1-
35
CH4. Logique Séquentielle
COMPTEURS ET DÉCOMPTEURS
Compteurs asynchrones: Chronogramme
.
Exemple 1 : Compteur asynchrone modulo 8
Bascules à front descendant donc
H0 = CLK Et Hi= Qi1-
Remarque :
Pour les Bascules à front montant
H0 = CLK Et Hi= Q̅i1-
36
CH4. Logique Séquentielle
COMPTEURS ET DÉCOMPTEURS
Décompteur asynchrone :
. Dans les décompteurs asynchrones l’information à décompter est reliée à l’entrée d’horloge de la
première bascule.
Exemple : décompteur asynchrone modulo (N=8) à base de bascule JK
Bascule : JK à font descendant
H0 = CLK Et Hi= Q̅i1-
37
CH4. Logique Séquentielle
COMPTEURS ET DÉCOMPTEURS
Compteur synchrone :
Pour ce type de compteur une horloge commune est appliquée simultanément à toutes les
entrées des différentes bascules.
La capacité de comptage (N) fixe le nombre de bascules (n) :
La table de transition de la bascule JK.
.
Qn | Qn+! | J | K |
0 | 0 | 0 | X |
0 | ! | 1 | X |
1 | 0 | X | 1 |
1 | 1 | X | 0 |
38
CH4. Logique Séquentielle
COMPTEURS ET DÉCOMPTEURS
Compteur synchrone :
La synthèse d’un compteur synchrone consiste à calculer chaque entrée des bascules
constituant le compteur afin de conditionner leurs évolutions lors de la prochaine impulsion
d’horloge.
A l’instant n , les sorties des bascules du compteur sont à l’état Qn , quelles sont les
valeurs à appliquer aux entrées Ji et Ki pour qu’à l’impulsion d’horloge suivante, les sorties
prennent les valeurs de Qn+1 imposées par le cycle de comptage désiré.
Exemple1 : compteur synchrone modulo-8.
39
CH4. Logique Séquentielle
REGISTRES
Un registre est un ensemble de bascules, synchronisées par la même horloge. Les registres sont à la base d’opérations couramment utilisées dans les ordinateurs : mémorisation provisoire (mémoires-tampon), décalages, rotations, etc.
On distingue quatre types de registres selon la façon dont sont utilisées les entrées et les
sorties : en parallèle ou en série.
a) Registres à entrées parallèles, sorties parallèles
Toutes les entrées (E1, E2, E3, E4) sont introduites
en même temps dans le registre.
Toutes les sorties (S1, S2, S3, S4)
sont disponibles au même instant
40
CH4. Logique Séquentielle
REGISTRES
b) Registres à entrée série, sortie série
Ce registre possède une entrée E et une sortie S. Les données binaires d’entrée sont introduites bit après bit. Elles sont également disponibles les unes après les autres au rythme de l'horloge en sortie. Ce type de registre est utilisé pour effectuer des décalages.
41
CH4. Logique Séquentielle
REGISTRES
c) Registres à entrée série, sorties parallèles
Ce registre possède une entrée E et plusieurs sorties (S1, S2, S3, S4). Les données binaires
d’entrée sont introduites bit après bit. Les sorties sont toutes disponibles en même temps. Ces
registres peuvent être utilisés pour faire une transformation série-parallèle des données.�
La donnée est disponible après N
coups d’horloge, où N est le nombre
de bascules.
.
42
CH4. Logique Séquentielle
REGISTRES
d) Registres à entrées parallèles, sortie série
Toutes les entrées (E1, E2, E3, E4) sont introduites en même temps dans le registre. Les informations en sortie sur S sont disponibles les unes après les autres au rythme de l'horloge. Ces registres peuvent être utilisés pour faire une transformation parallèle-série des données.
La sortie Q d’une bascule est reliée à l’entrée D de la bascule suivante. Les entrées parallèles ne peuvent pas être appliquées directement sur les entrées des bascules, puisqu’elles mettraient en court-circuit les sorties des bascules précédentes. Il faut utiliser une logique de commande à base de portes logiques ET et OU, ayant pour signal d’entrée une commande de chargement/décalage.
.