متقن محمد بوضياف –الرباحية- ولاية سعيدة
marouaneouldkada@gmail.com
Calculatrice Sharp أيام زمان أعوام 198x
S = a + b
1 ـ الجامع :
1ـ نصف الجامع :
نصف الجامع عبارة عن دارة منطقية ذات مدخلين a ، b و مخرجين S ، R ، بحيث هذه الدارة
تقوم بعملية الجمع بين بيتين (2bits) دون الأخذ بعين الاعتبار الاحتفاظ الناتج عن البيتين السابقين.
نصف الجامع لعدد 2 بيت (bit).
الجامع
Additionneur
Bn
An
Sn
Rn
b
a
S
R
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
جدول الحقيقة:
المعادلات المنطقية
S
R
a
b
½ جامع
S = ab + ab
R = a .b
التمثيل المنطقي:
ـ انجاز الدارة المندمجة لنصف الجامع (2bit) :
+VCC
S
R
7486
1-الجامع الكامل:
الجامع الكامل عبارة عن دارة منطقية ذات مدخلين a ، b و مخرجين S ، Rn بحيث هذه الدارة
تقوم بعملية الجمع بين بيتين (2bits) مع الأخذ بعين الاعتبار الاحتفاظ الناتج عن البيتين
السابقين Rn-1.
الجامع
Additionneur
Bn
An
Sn
Rn
R(n-1)
الجامع الكامل لعدد 2 بيت (bit).
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
المعادلات المنطقية
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
00 01 11 10
0
ba
c
1
0
1
0
1
1
0
1
0
لا يمكن الاختزال بجدول كارنو
S= abc + abc+ abc+ abc
S = c(a + b) + c(a + b)
S = c + (a + b)
S = c(ab+ab) + c(ab+ab)
Rn = abc + abc + abc + abc
Rn =ab(c+c) + c(ab+ab)
Rn =ab + c(ab+ab)
Rn =ab + c(a + b)
S = Rn-1 + (a + b)
Rn =ab + Rn-1(a + b)
التمثيل المنطقي:
Rn =ab + Rn-1(a + b)
S = Rn-1 + (a + b)
a
b
Rn-1
S
Rn
½ جامع
½ جامع
ـ انجاز الدارة المندمجة الجامع الكامل (2bit) :
+VCC
S
R
ـ انجاز الدارة المندمجة الجامع الكامل (2bit) :
ندمج الدارات الثلاث في دارة مندمجة واحدة 7482SN
الدارة المندمجة للجامع الكامل (2bit) SN74LS82:
المداخل A
A1, A2 :
المداخل B
B1, B2 :
الاحتفاظ الأول
C1 :
الاحتفاظ الثاني
C2 :
مجموع A+B
Σ1, Σ2 :
لا يربط
NC :
الدارة المندمجة للجامع الكامل (4bit)(∑3∑2∑1∑0) :
∑1 = A1+B1 →C1
∑4 = A4+B4 →C4
∑2 = A2+B2 →C2
∑3 = A3+B3 →C3
C4 ⇒ Vers ∑1
C0
الدارة المندمجة للجامع الكامل (4bit) (∑4∑3∑2∑1) :
ملاحظة: C4 و∑1 خاص بدارة الجامع الثاني
الجامع الكامل لعدد 4 بيت (bit).
∑4
S4
C4
a4
b4
∑3
S3
C3
a3
b3
∑2
S2
C2
a2
b2
∑1
S1
C1
a1
b1
C0
+
S1
S2
S3
S3
b1
b2
b3
b3
a1
a2
a3
a3
C0
C1
C2
C3
الدارة المندمجة للجامع الأول
الدارة المندمجة للجامع الثاني
C4
C0
∑1
S1
C1
a1
b1
مثال
∑
a
b
S
C1
C0
∑1
1
0
1
0
∑2
0
1
1
0
∑3
1
1
0
1
∑4
1
0
0
1
0
∑1
1 1 0 1
+
0 1 1 0
1 0 0 1 1
1 1 0 0
1 0 0 0
+
0 0 0 1
1 0 0 1
0 0 0 0
∑1
0
1
1
0
∑2
0
0
0
0
∑3
0
0
0
0
∑4
1
0
1
0
∑1
0
الدارة المندمجة للجامع الكامل (4bit) SN74LS83
TTL
SN74LS83
الدارة المندمجة للجامع الكامل (4bit) CD4008:
CMOS
7480
الدارة المندمجة للجامع الكامل (1bit) SN74LS80:
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
6 + 3 = 9
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
0 1 1 0
1 1 0 0
انجاز الدارة المندمجة للجامع الكامل (4bit) CD4008:
انجاز الدارة المندمجة للجامع الكامل (4bit) CD4008:
انجاز الدارة المندمجة للجامع الكامل (4bit) CD4008:
5 ـ الطارح
1ـ نصف الطارح :
نصف الطارح عبارة عن دارة منطقية ذات مدخلين a ، b و مخرجين S ، R ، بحيث هذه الدارة
تقوم بعملية الطرح بين بيتين (2bits) دون الأخذ بعين الاعتبار الباقي الناتج عن البيتين السابقين.
نصف الطارح لعدد 2 بيت (bit).
الطارح
Soustracteur
Bn
An
Sn
Rn
b
a
S
R
0
1
0
1
0
0
1
1
0
1
1
0
0
0
جدول الحقيقة:
1
0
المعادلات المنطقية
S = ab + ab
S = a + b
R = a .b
التمثيل المنطقي:
S
R
a
b
½ طارح
1-الطارح الكامل:
الطارح الكامل عبارة عن دارة منطقية ذات مدخلين a ، b و مخرجين S ، Rn بحيث هذه الدارة
تقوم بعملية الطرح بين بيتين (2bits) مع الأخذ بعين الاعتبار الباقي الناتج عن البيتين السابقين Rn-1.
الطارح الكامل لعدد 2 بيت (bit).
الطارح
Soustracteur
Bn
An
Sn
Rn
Rn-1
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
1
0
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
1
0
المعادلات المنطقية
00 01 11 10
0
ba
c
1
0
1
0
1
1
0
1
0
لا يمكن الاختزال بجدول كارنو
S= abc + abc+ abc+ abc
S = c(a + b) + c(a + b)
S = c + (a + b)
S = Rn-1 + (a + b)
S = c(ab+ab) + c(ab+ab)
Rn =ab + c(ab+ab)
Rn = abc + abc + abc + abc
Rn =ab(c+c) + c(ab+ab)
Rn =ab + c(a + b)
Rn =ab + Rn-1(a + b)
التمثيل المنطقي:
S = Rn-1 + (a + b)
Rn =ab + Rn-1(a + b)
Rn-1
Rn
a
b
S
½ طارح
½ طارح
انجاز الدارة المندمجة للطارح الكامل (4bit) :
Rappel
A – B = A + B + 1 ( complement à 2) (مكمل 2)
1) B ⇒ B → B B
هذا يعني أن يكون الاحتفاظ الأول C0 يساوي ”1“ 2) B + 1
الشرح:
3
1
-
=
1 1
0 1
-
=
الربط مع المولد
a1 a0
b1 b0
-
=
a1 a0
b1 b0
=
a1 a0
b1 b0
1
=
+
+
+
∑1
∑2
1) b1 = 0 ⇒ b1 =1
b1=0
b1 b1
1) b0 = 1 ⇒ b0 =0
b0=1
b0 b0
a0 – b0 = a0 + b0 + 1
يضاف ”1“ فقط للمجموع الأول (∑1) .
B
(C0)+1
∑1
S0
C1
a0
b0
∑2
S1
C2
a1
b1
0V
+5V
التركيب:
انجاز الدارة المندمجة للجامع والطارح الكامل (4bit) :
Rappel
انجاز الدارة المندمجة للجامع والطارح الكامل (4bit) :
Rappel
A – B = A + B + 1 ( complement à 2) (مكمل 2)
1) B ⇒ B → B B
هذا يعني أن يكون الاحتفاظ الأول C0 يساوي ”1“ 2) B + 1
الشرح:
3
1
-
=
1 1
0 1
-
=
الربط مع المولد
a1 a0
b1 b0
-
=
a1 a0
b1 b0
=
a1 a0
b1 b0
1
=
+
+
+
∑1
∑2
1) b1 = 0 ⇒ b1 =1
b1=0
b1 b1
1) b0 = 1 ⇒ b0 =0
b0=1
b0 b0
a0 – b0 = a0 + b0 + 1
يضاف ”1“ فقط للمجموع الأول (∑1) .
التركيب:
b + 1
⇒
= b
0
1
1
1
1
0
S=b
1
b
K=0
K=1
⇐التركيب ينجز لنا : A + B (جامع)
⇐التركيب ينجز لنا : A – B (طارح)
تذكير
1
b
b
b + 0
⇒
= b
0
b
b
التركيب:
B + 0 = B
B + 1 = B
∑1
S0
C1
a0
b0
∑2
S1
C2
a1
b1
0V
+5V
K
نستبدل بوابة النفي ببوابة أو الاستبعادي
انجاز الدارة المندمجة للجامع واللطارح الكامل (4bit) :
طرح عددين ثنائيين:
9
+
- 3
+6
-(0011)
(1001)
من اجل العدد السالب (3-) نستعمل قاعدة المكمل 2 Complément à 2) ) :
المكمل 2 : م2(N) = م1(N) + 1 = نفي(N) + 1
المكمل 2
المكمل 1
=( ؟ )
+
ـ من اجل إيجاد مكمل1 تطبيقيا نستعمل البوابة ” أو ألا ستبعادي أو النفي“. (NON)
ـ من اجل إيجاد مكمل1 ننفي العدد الثنائي
مثال :
C1(1010) = (1010) =(0101)
C1(1010) = (1100) =(0011)
C1(N) = (N)
مثال : إيجاد مكمل2 C2(N) للعدد –(3)
إيجاد مكمل2 C2(1010) للعدد (1010):
C2(1010) = (0101) + 1 =(0110)
مثال : ايجاد مكمل2 C2(N) للعدد –(3)
C2(N) =
C1(N) +1
=(1100) +1
=(1101)
ـ ايجاد مكمل1 C1(N) للعدد –(3) :
C1(- 3) =
= (1100)
C1(0011)
= (0011)
C1(- 3) =
(1100)
ـ ايجاد مكمل2 C2(N) للعدد –(3) :
9
+
- 3
+
9
+
C2(- 3)
+
(1001)
(1101)
+
+
(0110)
(1001)
(1101)
1
(0110)2 = (6)10
إذن : 6 = 3 - 9
انجاز الدارة المندمجة للطارح الكامل (4bit) CD4008:
انجاز الدارة المندمجة للجامع و للطارح الكامل (4bit) :
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
6 + 3 = 9
انجاز الدارة المندمجة للطارح الكامل (4bit) SN74LS83:
8 - 5 = 3
تمارين
1ـ اعط جدول الحقيقة للجامع الكامل ذو 2 مدخل.
2ـ اعط معادلة الخروج لكل من S : المجموع و الاحتفاظ R
3ـ انطلاقا من تركيب نصف الجامع صمم تركيب خاص بالجامع الكامل.
الجامع
Additionneur
Bn
An
Sn
Rn
R(n-1)
الحل:
الجامع الكامل لعدد 2 بيت (bit).
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
نصف الجامع لعدد 2 بيت (bit).
الجامع
Additionneur
Bn
An
Sn
Rn
b
a
S
R
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
جدول الحقيقة:
المعادلات المنطقية
S
R
a
b
½ جامع
S = ab + ab
S = a + b
R = a .b
التمثيل المنطقي:
المعادلات المنطقية
جدول الحقيقة:
b
a
S
Rn
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
Rn-1
0
0
0
0
1
1
1
1
00 01 11 10
0
ba
c
1
0
1
0
1
1
0
1
0
لا يمكن الاختزال بجدول كارنو
S= abc + abc+ abc+ abc
S = c(a + b) + c(a + b)
S = c + (a + b)
S = Rn-1 + (a + b)
S = c(ab+ab) + c(ab+ab)
Rn = abc + abc + abc + abc
Rn =ab(c+c) + c(ab+ab)
Rn =ab + c(ab+ab)
Rn =ab + c(a + b)
Rn =ab + Rn-1(a + b)
التمثيل المنطقي:
Rn =ab + Rn-1(a + b)
S = Rn-1 + (a + b)
a
b
Rn-1
S
Rn
½ جامع
½ جامع
التمثيل المنطقي لدارة الجمع الكامل بواسطة دارة نصف الجامع:
a
b
Rn-1
S
Rn
½ جامع
½ جامع
ـ نريد انجاز جامع كامل حسب التمثيل التالي أكمل الربط :
التركيب:
الحل:
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
ـ نريد انجاز طارح كامل حسب التمثيل التالي أكمل الربط :
التركيب:
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
A – B = A + B + 1 ( complement à 2) (مكمل 2)
1) B ⇒ B → B B
هذا يعني أن يكون الاحتفاظ الأول C0 يساوي ”1“ 2) B + 1
الحل:
3
1
-
=
1 1
0 1
-
=
الربط مع المولد
a1 a0
b1 b0
-
=
a1 a0
b1 b0
=
a1 a0
b1 b0
1
=
+
+
+
∑1
∑2
1) b1 = 0 ⇒ b1 =1
b1=0
b1 b1
1) b0 = 1 ⇒ b0 =0
b0=1
b0 b0
a0 – b0 = a0 + b0 + 1
يضاف ”1“ فقط للمجموع الأول (∑1) .
B
+1
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
الحل:
ـ نريد انجاز جامع طارح كامل حسب التمثيل التالي أكمل الربط :
التركيب:
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
A – B = A + B + 1 ( complement à 2) (مكمل 2)
1) B ⇒ B → B B
هذا يعني أن يكون الاحتفاظ الأول C0 يساوي ”1“ 2) B + 1
الحل:
3
1
-
=
1 1
0 1
-
=
الربط مع المولد
a1 a0
b1 b0
-
=
a1 a0
b1 b0
=
a1 a0
b1 b0
1
=
+
+
+
∑1
∑2
1) b1 = 0 ⇒ b1 =1
b1=0
b1 b1
1) b0 = 1 ⇒ b0 =0
b0=1
b0 b0
a0 – b0 = a0 + b0 + 1
يضاف ”1“ فقط للمجموع الأول (∑1) .
الحل:
b + 1
⇒
= b
0
1
1
1
1
0
S=b
1
b
K=0
K=1
⇐التركيب ينجز لنا : A + B (جامع)
⇐التركيب ينجز لنا : A – B (طارح)
تذكير
1
b
b
b + 0
⇒
= b
0
b
b
التركيب:
B + 0 = B
B + 1 = B
∑1
S0
C0
a0
b0
∑2
S1
C1
a1
b1
0V
+5V
K
1- ماهو دور القطب K
2- ماهو دور الدارة C
3-اكمل الجدول التالي
اليك الشكل التالي:
| Déc | | Déc | | | | | Déc |
0 | 5 | 0 1 0 1 | 7 | | | | | 12 |
0 | 12 | 1 1 0 0 | 6 | | | | | |
1 | 8 | 1 0 0 0 | -3 | | | | | |
1 | 9 | 1 0 0 1 | -2 | | | | | |
A3 A2 A1 A0
D3 D2 D1 D0
B3 B2 B1 B0
C3 C2 C1 C0
C4 S3 S2 S1 S0
K
| Déc | | Déc | | | | | Déc |
0 | 5 | 0 1 0 1 | 7 | 0 1 1 1 | 0 1 1 1 | 1 1 1 0 | 0 1 1 0 0 | 12 |
0 | 12 | 1 1 0 0 | 6 | 0 1 1 0 | 0 1 1 0 | 1 0 0 0 | 1 0 0 1 0 | 18 |
1 | 8 | 1 0 0 0 | -3 | -0 0 1 1 | 1 1 0 0 | 0 0 0 1 | 1 0 1 0 1 | 5 |
1 | 9 | 1 0 0 1 | -2 | -0 0 1 0 | 1 1 0 1 | 0 0 0 1 | 1 0 1 1 1 | 7 |
A3 A2 A1 A0
D3 D2 D1 D0
B3 B2 B1 B0
C3 C2 C1 C0
C4 S3 S2 S1 S0
K
B + 0 = B
B + 1 = B
K=0 : الشكل عبارة عن جامع كامل
K=1 : الشكل عبارة عن طارح كامل
دور الدارة C : الحصول على مكمل 1 (complément à 1)
إكمال الجدول التالي
K=1 : مربوط مع C0 للحصول على مكمل 2 (Complément à 2 )
الشرح:
K=0 : الشكل عبارة عن جامع كامل
5
+
7
⎯
=
0 1 0 1
+
0 1 1 1
⎯⎯⎯⎯
= 1 1 0 0
0 1 1 1 0
5
+
7
⎯
= 12
K=1 : الشكل عبارة عن طارح كامل
-(3)10 = (0011)2
مكمل 1 للعدد -3
⇒ (0011)2 = (1100)2
مكمل 2 للعدد -3
= (1101)2
1 1 0 0
+
1
⎯⎯⎯⎯
= 1 1 0 1
خاص بالمكمل 2
Rappel : A – B = A + (-B) = A + (B+1)
8
-
3
⎯
=
1 0 0 0
-
0 0 1 1
⎯⎯⎯⎯
=
0 0 0 1
1 0 0 0
+
1 1 0 1
⎯⎯⎯⎯
= 0 1 0 1
8
-
3
⎯
= 5
correction
correction
S
Rn
اليك التركيب المنطقي التالي:
2- اكمل جدول التشغيل التالي:
1- استخرج المعادلة المنطقية لكل من S و C1
0
A
B
S
C1
C0
1
0
1
0
1
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
1
1
1
ـ انجاز الدارة المندمجة الجامع الكامل (2bit) :
+VCC
S
C1
7483
S
⇔
- نستبدل الشكل 1 بالشكل 2.
ماذا تمثل الدارات DA ؟
- اكمل الجدول التالي ثم قارن النتائج:
المداخل
المخارج
الشكل 1
الشكل 2
الشكل 1
الشكل 2
ـ اليك المعطيات التالية اكمل الجدول.
رجاءا إن كانت هناك أخطاء فارجوا الاتصال على الايميل
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
A3
A2
A1
A0
B3
B2
B1
B0
S3
S2
S1
S0
C0
C1
SN74LS83
D3
D2
D1
D0
K
C
S3
S2
S1
S0
C4
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C0
C3
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C0
C3
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
6 + 3 = 9
∑4
∑1
0V(0)
+5V(1)
∑2
∑3
A4
A3
A2
A1
B4
B3
B2
B1
S4
S3
S2
S1
C3
C2
C1
C0
C4
C3
C2
C1
C0
جامع
طارح
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C3
C0
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
0V
5V
74LS86
طارح
جامع
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C3
C0
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
0V
5V
74LS86
جامع
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C3
C0
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
0V
5V
74LS86
طارح
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C0
C3
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
6 + 3 = 9
a
b
c
d
e
f
g
a
b
c
d
e
f
g
74LS47
+5V
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
A0
A1
A2
A3
B0
B1
B2
B3
S0
S1
S2
S3
C0
C3
74LS83
+5V
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
B0
B1
B2
B3
74LS47
+5V
a
b
c
d
e
f
g
a
b
c
d
e
f
g
+5V
a
b
c
d
e
f
g
A0
A1
A2
A3
انجاز الدارة المندمجة للجامع الكامل (4bit) SN74LS83:
6 + 3 = 9