Arquitetura de Computadores & Manutenção
Fundamentos históricos, evolução dos componentes e diagnósticos modernos.
TREINAMENTO TÉCNICO • ASSISTÊNCIA TÉCNICA
Módulo
01. Hardware Integrado
Atualização
Tecnologias & Padrões 2026
EVOLUÇÃO ARQUITETURAL
Transição: Ponte Norte/Sul para PCH & SoC
Ponte Norte / Ponte Sul
Barramento compartilhado externo com alta latência de transferência.
Ponte Norte: RAM e vídeo AGP/PCI.
Ponte Sul: Periféricos IDE, USB, ISA.
Barramento: Limitado a 266 MB/s.
SoC & PCH Integrado
Controladores críticos integrados diretamente na matriz do processador.
IMC no Die: Controle direto de RAM DDR5.
PCH Moderno: NVMe PCIe 5.0 e USB4.
Conectividade: Wi-Fi 7 nativo.
ARQUITETURA LEGADA
PADRÃO ATUAL (2026)
UNIDADE CENTRAL DE PROCESSAMENTO
Processador: Arquiteturas Heterogêneas
P-Cores (Performance Cores)
Foco em alto desempenho e instruções complexas por ciclo.
E-Cores (Efficiency Cores)
Execução paralela eficiente e baixo consumo de energia.
NPU Integrada (Aceleração de IA)
Unidade dedicada para processamento de redes neurais e IA local.
COMUNICAÇÃO INTERNA
Barramentos: Dados, Endereço e Controle
Barramento de Dados
Via bidirecional de tráfego.
PCIe 5.0 / 6.0 Ponto-a-Ponto
Barramento de Endereço
Via unidirecional de destino.
Endereçamento 64-bit Real
Barramento de Controle
Sinais de comando e clock.
Sinais RW, M/IO & INT
SINCRONISMO & ALIMENTAÇÃO
Temporização (Clock) & Tensão (VCC)
CÁLCULO DE PERÍODO DO CLOCK
Para f = 5.0 GHz, o período T = 0.2 nanorsegundos (ns) por ciclo de instrução.
Controle de Alimentação VCC
VRM digital multifásico operando com baixas tensões dinâmicas (< 1.1V).
Circuitos Síncronos
Transições de pulso (0 a 1) sincronizam as operações do chip.
MÉTRICAS DE PERFORMANCE
Além do Clock: IPC & Hierarquia de Cache
IPC (Instruções/Ciclo)
Eficiência arquitetural da execução de instruções por pulso de clock.
Cache L3 / 3D V-Cache
Empilhamento vertical de memória de ultra-baixa latência (>100 MB).
Velocidade da RAM
Taxa de transferência DDR5 evitando gargalos de ociosidade no CPU.
Arquitetura | Barramento Endereços | Fórmula ($2^N$) | Limite RAM Teórico |
16-bit (286) | 20 bits | 2²⁰ bytes | 1 MB |
32-bit (x86) | 32 bits | 2³² bytes | 4 GB |
64-bit (x64 / ARM64) | 64 bits | 2⁶⁴ bytes | 16 Exabytes |
EVOLUÇÃO DO ENDEREÇAMENTO
Capacidade de Memória: 32-bit vs 64-bit
PRÁTICA EM BANCADA
Diretrizes de Manutenção Moderna
Assistência Técnica • Capacitação de Hardware
Dúvidas e Perguntas
Gestão Térmica
Análise de Throttling em CPUs multi-core de alta densidade.
Perfil de Memória
Ajuste e validação de estabilidade XMP / EXPO em DDR5.
Integridade do Sinal
Diagnóstico de pistas PCIe e estabilidade de VRM em bancada.