Diseño de la arquitectura del Procesador Lagarto RISC-V
Impartido por:
- Dr. Marco Antonio Ramírez Salinas
- M. en I. José Antonio Flores Escobar
- Ing. Oswaldo Ignacio Franco García
- Ing. Moisés Arreola Zamora

Lunes 30 de noviembre al jueves 3 del Diciembre
08:00 -12:00

Deseable tener:
- Quartus 17.0 o posterior, versión Lite, con soporte para la familia de FPGAs Cyclone IV. Además de Model-Sim Altera.
- RISC-V Assembler and Runtime Simulator.
- Laptop con conexión a Internet.
- Quartus 17.0 o posterior, versión Lite, con soporte para la familia de FPGAs Cyclone IV. Además de Model-Sim Altera.
- RISC-V Assembler and Runtime Simulator.

----- Información del pago -----

Envía este formulario para apartar tu lugar.

Después de haber enviado el formulario tienes 24h para enviar tu comprobante de pago al correo corecongresscs@gmail.com para finalizar la inscripción
- Anota tu nombre completo y el taller al que te quieres inscribir en el comprobante de pago y en el cuerpo
del correo.
- En asunto del correo escribe INSCRIPCION A TALLER

Si no envías el comprobante en el lapso especificado el lugar que apartaste quedará liberado para alguien más.

- Costo $150
Número de convenio BBVA Bancomer a FUNDACION POLITECNICO AC (En pago de servicios)
Información para realizar el pago
- N° Convenio CIE 1089986
- Referencia CICCORE3
- Concepto: Cuota de Recuperación
Email *
Nombre *
Nombre como desea que aparezca en la constancia
Procedencia *
Acepto que debo entregar mi comprobante de pago en un plazo no mayor a 24h para finalizar mi inscripción *
Recuerda presionar "enviar" para apartar tu lugar antes de realizar el pago
Required
En caso de requerir factura enviar correo a corecongresscs@gmail.com con la siguiente información.
Submit
Never submit passwords through Google Forms.
This content is neither created nor endorsed by Google. - Terms of Service - Privacy Policy