A continuación, se representa un Flip-Flop “SD” (FF-SD) el mismo que posee una señal de reloj “clk”, una señal para resetear el Flip-Flop llamada “resetn”, una entrada “S”, una entrada “D” y finalmente una salida “Q”.
Para realizar una
conversión exitosa de un flip-flop “JK” (FF-JK) a un FF-SD, determinar cuáles
de los siguientes códigos VHDL describen correctamente el funcionamiento de las
señales “J” y “K”: