# Sistemas Digitales I

## Informe de resultados de práctica # 3

**CAPÍTULO DEL CURSO:** LENGUAJE DE DESCRIPCIÓN DE HARDWARE VHDL.

**OBJETIVOS:**

- Diseñar e implementar circuitos lógicos combinacionales mediante descripción VHDL en modo RTL, utilizando compilación en Quartus y validación en FPGA con control de led.

**EJERCICIO 1**

1. Adjunte una captura del código en VHDL utilizado.

2. Registre una captura del resultado de compilación en Quartus Prime.

3. Adjunte imágenes del encendido del led.

**EJERCICIO 2**

1. Adjunte una captura del código en VHDL utilizado.

2. Registrar una captura del resultado de compilación en Quartus Prime.

3. Adjunte imágenes del encendido del led.

**CONCLUSIONES** (Mínimo 2)

**RECOMENDACIONES** (Mínimo 2)